基于FPGA的多路声呐信号采集卡的设计

介绍了声呐技术及其应用,并根据声呐特性选择设计使用的功能芯片.较为详细地阐述了用FPGA实现多路声呐信号的模数转换和SRAM乒乓存储.最后给出FPGA各功能模块仿真图.     

基于FPGA的双目视觉同步采集系统

该文提出一种象素级的双目视觉同步采集和传输系统,可满足立体视觉对左右视频输入严格同步的需求.该同步系统包含粗略到精确的两级同步设计:硬件电路级的粗略同步及基于硬件描述语言级的精确同步.通过双路视频采集与显示实验证明,该同步系统效果好、可靠性高.     

基于DM6467的高速图像预处理技术研究

针对实时高速图像采集与处理系统中运算量大的特点,提出了一种基于DM6467的高速图像采集与预处理设计方案。该方案以PC机为硬件平台采用高速面阵CCD完成被测物体的图像采集,开发了基于TCP的网络传输软件实现PC机与DM6467之间的双向数据通信,利用TMS320DM6467ARM+DSP双核处理器对采集到的图像进行实时处理,同时运用Cache和乒乓缓存技术实现CPU的并行处理。结果表明,该方法能充分发挥DSP器件的并行特性,有效的提高图像处理速度。     

高速数字信号处理中的双缓冲ZBT Sram控制器设计

针对高速数字信号处理数据源的特点,提出了一种基于FPGA的片外ZBT Sram的双缓冲方案.该控制器提供FPGA与两片ZBT Sram之间的接口,通过乒乓操作实现了对高速AD数据流的无缝缓冲处理,为高速数字信号处理提供了符合流水线算法要求的输入数据.     

基于整型提升小波变换的图像处理及DSP实现

针对数字信号处理器(DSP)的并行特性,提出了一种二维整型提升小波的并行体系结构。该结构采用乒乓缓存策略,使得数据的传输和小波变换能够同时进行;用基于行的列变换方法使得列变换只需少量行变换结果就能进行列变换;用移位操作代替乘法操作,大大减少了算法的运算量。整个结构采用流水线设计,提高了硬件资源的利用率和降低了算法的中间存储量,实现了图像的实时小波变换。实验证明,该算法与原算法相比,速度提高了15倍,达到了每秒85帧;重构图像的峰值信噪比(PSNR)虽然比离散小波变换要低一些,但仍达到了42 dB以上,因此该算法具有广阔的应用前景。     

基于USB3.0接口的高速数据传输系统设计

针对目前存储测试系统中存有的数据传输慢,经常出现错误的显著问题,设计基于USB 3.0接口的高速数据传输系统。该设计以FPGA作为主控芯片,采用负延迟与乒乓缓存的方式将A/D转换的数据高速缓存到DDR2 SDRAM中。设计了GPIFⅡ通用可编程接口和手动DMA通道,实现了USB 3.0同步从FIFO模式的高速数据传输。系统分析测试和实验结果表明,该系统实现了数据的高速可靠传输,能有效解决大容量数据采集后的数据高速传输问题。     

基于DDR3-SDRAM的图像采集与显示系统

为了改善运动目标拖影现象和满足高分辨率实时图像显示的要求,设计了一种基于DDR3-SDRAM的图像采集系统。系统以FPGA为控制核心,前端采用500万级摄像头OV5640完成图像采集,利用单颗粒DDR3-SDRAM通过分区缓存以及乒乓操作实现数据高效缓存。实验结果表明单颗粒DDR3-SDRAM通过合理分区以及乒乓操作可以有效提高缓存效率,极大程度上改善了缓存速率不足导致的运动目标拖影现象,实现了高分辨率实时图像显示的要求。