用FPGA实现低成本高性能的数据采集和控制卡

本文主要叙述采用Lattice的FPGA体系结构能够在给定的DSPCPU的基础上，经济地增加通道数和每个通道的采样频率。     

DSSS数字接收机的AFC算法及其实现

介绍了一种零中频直接序列扩频(DSSS)数字接收机的自动频率控制(AFC)算法及其仿真和实现.该算法从残留载波跟踪解调环的鉴相信号中提取频偏信息,对下变频本振进行AFC,并且可根据对频偏的估计切换环路特性,使环路既有较大的捕获带宽,又具有较好的跟踪和滤波性能.该算法适用于无导频的直扩BPSK信号接收机,其特点是算法复杂度低,特别易于FPGA实现.     

基于DSP+CPLD的高精度信号发生器

介绍了基于直接数字式频率合成(DDS)原理的全数字信号发生器(DSP),利用DSP芯片快速、高精度的运算优势以及CPLD芯片灵活的编程逻辑、大容量存储功能的特点,采用通用可编程芯片以及数字波形合成技术,形成高稳定、高精度、高动态的数字合成信号.该信号发生器可产生0～25 kHz的正弦波、三角波和方波,输出电压峰峰值为0～5 V,频率步进1 Hz,幅度步进0.001 V.     

一种外置式视频同步信号发生器的设计

对随机视频信号的特点进行了研究，提出了采用谱分析提取随机视频信号的同步频率的方法，根据数据传输的要求设计了基于USB接口的外置式视频同步信号发生器并给出了系统的硬件框图和软件流程。系统具有自动分析随机视频信息隐含的同步信号频率，精确产生同步脉冲信号的特点，满足随机视频信号采集和稳定显示的同步要求。同步精度达到300帧内图像漂移小于1个像素。利用该视频同步信号发生器控制非标准图像采集卡实现了计算机辐射的随机视频信号的采集和稳定显示。     

基于频率采样技术的FIR数字滤波器优化设计

本文提出了一种FIR数字滤波器满意优化设计方法，将滤波器过渡带样本值作为优化变量，通过设计通带、过渡带和阻带性能指标满意度函数和综合满意度函数，构造出满意优化模型，并用本文提出的新量子遗传算法搜索满意解，FIR高通和带阻数字滤波器的设计结果表明，采用满意优化方法设计的FIR滤波器的性能优于传统方法。     

基于DMF捕获系统频率选择性信道下捕获性能的分析

对基于数字匹配滤波器(DMF)捕获系统在频率选择性信道下的捕获性能进行了深入讨论，利用状态转移图推导出单次驻留判决方式时平均捕获时间的表达式，对平均捕获时间与多径分量的关系进行了数字分析。得出的主要结论是：对于多径分量为非衰落信号时，多径分量之间的能量差别越大，系统捕获性能越好，多径分量的能量相等时，系统捕获性能最差，且随着可以分离的多径路数的增加下降；对于多径分量为慢衰落信号时，多径信道的捕获性能好于单径信道(非频率选择性衰落信道)，且多径分量之间的能量差别越大，系统捕获性能越差，当多径分量的能量相等时，捕获性能最好，这与非衰落信道的情形相反。因此在频率选择性衰落信道中，采用分集接收可以改善系统的捕获性能。     

基于随机相位误差Tikhonov分布的MC-DS-CDMA系统性能分析

本文针对工作于慢变频率选择性Rayleigh衰落信道中的部分相干的MC-DS-CDMA系统，基于随机相位误差的Tikhonov密度分布提出了误码率上边界的一种分析方法。仿真结果表明，随着环路信噪比的增加，相位误差损耗所产生的系统误码率性能损失变得越来越小，当环路信噪比高于系统信噪比(Eb/N0)20dB时，系统误码率性能损失小于0．2dB。在MC-DS-CDMA系统中，由于能用频率分集取代路径分集，因而接收机结构更易实现。     

5W至200W多相升压型DC／DC转换器：多相升压型转换器相比其单相同类器件有哪些改进？

首先，多相拓扑结构可通过去除体积庞大、难以布设的组件并代之以易于安装的扁平组件来节省占用空间，并简化电路板布局。