利用传输口实现多个LED显示

介绍了一种利用89C52单片机的一个并行口实现多个LED数码管显示的简单方法，给出了利用此方法设计的多路LED显示系统的硬件电路结构原理图和软件程序流程，同时给出了采用MCS～51汇编语言编写的具体程序。     

7／8自正交卷积码在宽带无线接人系统中的应用

针对TDMA宽带无线接入系统零星误码的问题，设计了7／8自正交卷积码高效结构的编码器和反馈结构的译码器，7／8自正交卷积码的应用使得宽带无线接入系统的误码性能得到较大改善。针对解调器相位模糊和译码器失步的问题，提出了统一的解决方案，应用该方案可获得3dB的功率增益，而且可快速地获得译码器和编码器之间的同步。     

TD-SCDMA中的Turbo码技术

文章简单介绍了TD-SCDMA的发展现状,给出了TD-SCDMA中主要采用的信道编码技术,着重论述了TD-SCDM中采用的Turbo码的编码器及译码器结构。文章最后阐述了Turbo技术在第三代移动通通信系统中应用时所面临的问题。     

一种高性能可重用Viterbi译码器的设计

设计了一个可重用、可升级的基四流水线结构Viterbi译码器.设计中采用了基四流水、前向追踪、同址写回和分块管理技术,并利用处理单元(PE: Process Element)互联技术,对译码器的结构进行了抽象和参数化处理,使卷积码生成多项式、PE个数和回溯深度等可根据实际需要重新配置.在TSMC 0.18 μm CMOS 工艺下, 成功地实现了带删除的64状态(4,1,6) Viterbi 译码器,电路规模仅3万门,译码速率可达12.5 Mbps,功耗为15 mW;在ST 0.13 μm CMOS工艺下,也获得了同样的性能,功耗仅为4.7 mW.该Viterbi译码器已被应用于DAB接收机芯片中.     

Viterbi译码器的优化设计

Viterbi译码算法用FPGA实现时，其硬件资源消耗与译码速度始终是相互制约的两个方面，通过合理安排ACS单元和路径度量存储单元可有效缓解这两方面的矛盾。本文以(2，1，6)卷积码为例，基于基4算法提出的动态路径度量存储管理方法能在不影响译码速度的前提下有效降低译码器的硬件复杂度。     

DSP基的Reed—Solomon编／译码器设计与实现

本文通过对Reed-Solomon编码／译码器各种可实现方法的比较，参照项目的低速率无线通信，芯片面积最小，低功耗的要求，提出了一种DSP基的Reed-Solomon编译码器的设计方法（RS－DSP）。