数显式节能定时控制器的设计

针对部分家用电器使用时需要限时,设计了一种可以任意设置用电时间的数显式定时控制器,可以消除因遗忘而未及时关断电源所造成的隐患。控制器比普通插座略大,可以直接插入到普通插座,不必改动原来电路。因此使用非常方便,有较大的应用前景。     

具有4阶核矩阵极化码的构造和译码研究

极化码是一种理论上能够达到任意对称二进制离散无记忆信道(B-DMC)信道容量的新型信道编码技术.本研究介绍了信道极化的基本原理,并针对一般情况,以偏序法为例,详细阐述了具有4阶核矩阵的极化码构造原理,并采用串行相消译码器研究其译码过程.最后,对极化码潜在的研究方向和可能遇到的困难点进行了探讨.     

一种节省存储量的SOVA子译码器IP核的设计

在简单分析SOVA译码算法的基础上,对SOVA子译码器IP核的设计进行了整体分析;从硬件实现的角度,对译码算法的特征进行了理论分析,得到了对称状态节点的软信息具有确定关联的结论;并据此优化了硬件设计,极大地减少了存储资源的占用。同时,采用其他两种减少存储空间的优化设计方案和流水线策略,进一步减少了SOVA子译码器的功耗。对以上优化设计方案进行了设计实现。仿真结果及FPGA硬件测试验证表明,文章提出的优化方案可行、有效,极大地降低了硬件资源占用和功耗。