用锁相环路（PLL）测量温度

图1电路是基于这样的想法设计的,即,如果将它的压控振荡器（VCO）输出信号移相90°,再加到输入端,整个环路将能自我锁定。环路将工作在移相网络产生90°移相的频率上。     

CDC光电锁相稳速系统理论分析

介绍一种以MCS 5 1系列单片机为核心的直流电机锁相稳速控制系统的组成、原理及理论分析。该系统采用光电编码器作为速度检测传感器 ,将传统的PID数字控制理论用于CDC (computer digital control)控制之中 ,并由单片机完成CDC的控制。本文给出了控制系统的软硬件设计。     

一种宽带高精度可变时钟发生电路设计

为了满足现代高速电子仪器对高精度、高带宽时钟电路的需求,本文提出了一种通过DDS＋PLL＋分频器技术实现时钟发生器的设计方法。对方案进行了详细的论述,并对相位噪声的指标分配进行了论证,最后给出了输出频率范围为5MHz～1．6GHz的时钟电路的设计方案,并通过实验,证明了上述分析的正确性。     

正确选用PLL时钟源

基于ＰＬＬ（锁相环路）电路的时钟源不仅是ＰＣ主板上普遍采用的时钟源，同时还可用于其他电子系统。现在ＰＬＬ时钟源的种类很多，它们中的大部分可归为以下三类：零延迟缓冲器、频率合成器和集成时钟发生器／缓冲器。本文提供的一些意见将有助你为某个特定应用选择合适的ＰＬＬ时钟源。零延迟缓冲器如果用户希望进行整数分频或借频，同时在时钟通道上不引入延迟，基于ＰＬＬ电路的零延迟缓冲器就是最佳的选择。其构造各异，之中有些ＰＬＩ。缓冲器允许用户对系统的倍频数进行动态改变。零延迟缓冲器还允许用户提前输出时钟信号，以便抵消…     

分数N锁相环发送器ATA5749

<正> Atmel 生产的 ATA5749单片 IC 是一种工作频率从300MHz 到450MHz 的分数 N 锁相环路发送器,它尤其适合于在轮胎气压计、遥控无键入口和被动(无源)入口汽车中应用。ATA5749的参数如输出功率、输出频率、移频键控偏移和电流消耗等均可利用串行外设接口来编程。这种完全集成的PLL 发送器 IC 大大简化了 RF 板设计,     

一种高性能的DDS+PLL微波频率合成器设计

文章在简述直接数字频率合成及销相环路工作原理的基础上,介绍了一种将DDS与锁相环路结合使用获得高性能频率合成器的方法,并给出了实验测试结果。     

一种高精度标准时频系统的研究及应用

本文介绍一种高精度标准时频系统,给出了它的工作原理、电路组成、关键参数设计和性能指标。     

一种基于PWM的CMOS数据接口电路设计

给出了一个基于0.25m标准CMOS工艺的高速数据接口电路.采用PWM(脉宽调制)技术和PLL(锁相环路)结构,降低了CRC(时钟恢复电路)的复杂程度.系统数据传输速达到400Mbps.适于接口数目有限.时钟恢复电路尽可能简单的电路系统.对实现片上IP核之间、乃至芯片之间的互连有参考意义.