A Dilute Fluorinated Phosphate Electrolyte Enables 4.9 V-Class Potassium Ion Full Batteries

Potassium ion batteries using graphite anode and high-voltage cathodes are considered to be optimizing candidates for large-scale energy storage. However, the lack of suitable electrolytes significantly hinders the development of high-voltage potassium ion batteries. Herein, a dilute (0.8 m ) fluorinated phosphate electrolyte is proposed, which exhibits extraordinary compatibility with both graphite anode and high-voltage cathodes. The phosphate solvent, tris(2,2,2-trifluoroethyl) phosphate (TFP), has weak solvating ability, which not only allows the formation of robust anion-derived solid electrolyte interphase on graphite anode but also effectively suppresses the corrosion of Al current collector at high voltage. Meanwhile, the high oxidative stability of fluorinated TFP solvent enables stable ultrahigh-voltage (4.95 V) cycling of a potassium vanadium fluorophosphate (KVPO₄F) cathode. Using TFP-based electrolyte, the 4.9 V-class potassium ion full cell based on graphite anode and KVPO₄F cathode shows rather remarkable cycling performance with a high capacity retention of 87.2% after 200 cycles. This study provides a route to develop dilute electrolytes for high-voltage potassium ion batteries, by utilizing solvents with both weak solvating ability and high oxidative stability.     

适用于柔性直流电网的500 kV级直流电缆与架空线路并联运行控制及保护策略

高压直流电缆是跨海长距离输电和新能源并网的重要装备,高电压等级、高通流能力的直流电缆还处于研发阶段。为推进高压直流电缆研发,考验长期运行性能,依托国内某±500 kV柔性直流电网工程建立了直流电缆综合试验站。该柔性直流工程线路主要采用架空线,试验站位于其中一个换流站单极出线处,采用直流电缆与架空线路并联运行方式,其运行控制和保护配合复杂、可靠性要求极高,尚无工程经验可循。针对500 kV级直流电缆试验段与架空线路并联切换运行的接线方式,提出了试验站直流电缆监视和投入退出控制策略、故障保护策略以及过负荷运行控制保护策略。仿真试验结果证明,所提策略可保证直流电缆接入柔性直流电网后可靠运行。     

一种高输入电压高PSRR的带隙基准电路设计

在高压宽输入范围的芯片中,高压电源一般不直接作为带隙基准电路的电源。传统方案采用齐纳二极管加源随器将高压输入转换为低压电源,为带隙基准供电,然而低压电源波动过大,降低了带隙基准的PSRR。电源由反馈环路产生,可以提供高PSRR性能。文章提出了一种输入电压范围为5~65 V,通过闭环负反馈产生低压电源和1.2 V基准电压的带隙基准电路,适用于宽输入电压芯片,如Buck、电机驱动或模拟ASIC芯片。该带隙基准电路的电源是将自身产生的电流流经PMOS,由PMOS的VGS确定。因此低压电源不随输入电压变化,线性调整率极低。该电路由预处理电路、启动电路和带隙基准电路组成,采用负反馈稳压设计,不使用齐纳二极管,不引入额外的掩膜层,降低了电路成本。在CSMC 0.25 μm BCD工艺下,基准电压线性调整率低至0.000 091%,输入电压在5~65 V范围内基准变化小于1 μV,低频PSRR为-160 dB@100 Hz,温度系数为2.8×10-5/℃。     

数字IO电路板的嵌入式测试性设计方案

近年来,随着DSP、FPGA等大规模集成电路的发展,电子系统的性能也在大大提高,但同时给电子系统带来了新的测试和故障诊断问题;为了解决电路板快速诊断维修问题,嵌入式测试正以全新的概念成为板级电路测试的研究方向;文中从嵌入式测试的基本概念出发,介绍了嵌入式边界扫描、非侵入式测试等先进的板级嵌入式测试技术,并阐述了模拟嵌入式测试性设计的难点和基础电路原则,同时给出了基于FPGA的嵌入式测试控制器设计方案;然后,面向数字IO电路板,针对其关键功能电路展开嵌入式测试性设计,简要说明了测试程序的开发与下载;根据测试验证结果,嵌入式测试性设计可以增强测试自动化、提高测试效率,从而能够更好地降低产品整个寿命周期的测试维修成本。     

超高压输电线地面电场的测量、计算及分析

利用电磁辐射分析仪PMM8053B与工频电磁场探头EHP-50C对某地区500 kV超高压输电线路的电场强度进行了实际测量;应用等效电荷法对该地区空旷地带的电场强度进行了模拟计算。通过Matlab软件对比计算结果与实测结果后得出,采用等效电荷法计算电场强度所得结果与实测数据基本一致;建筑物中以及树林下的电场强度远小于空旷地带。     

基于数据融合的高压断路器故障诊断方法研究

为了提高高压断路器的故障诊断水平,对采用D-S证据理论将不同类型传感器获得的信息进行数据融合的方法进行了研究,并将其运用到高压断路器的故障诊断中。实例分析结果表明,D-S证据理论能够提高高压断路器故障诊断的进度、准确性和可靠性,并且融合的数据越多,故障诊断的可靠性越高。该方法具有普遍适用性。     

基于nRF905的高压配电装置隔离触头温度在线监测装置的研究

针对目前高压配电装置隔离触头温度在线监测因采用红外探头、光纤等监测手段存在造价高、安装不便、测试不准确等问题,设计了一种基于nRF905的高压配电装置隔离触头温度在线监测装置,详细介绍了装置的硬件和软件设计。实验结果表明,该装置数据采集、数据收发和数据处理单元的电路设计合理,装置能比较准确地对高压配电装置隔离触头温度进行在线监测,测量误差为±1.5℃,符合工程实际需求。     

利用内置导轨的清洁机器人垂直运动控制

针对建筑物表面清洁机器人(BFMR)容易受环境和振动影响、运行稳定性差等问题,设计了安全稳定的控制系统.在垂直和水平机器人的对接过程中,利用导轨制动系统抑制冲击,并利用再平层过程补偿机器人内置导轨与建筑物表面导轨之间的定位误差.此外,利用提出的振动抑制系统,根据钢丝绳动态属性的状态估计值,控制钢丝绳的加速度,对环境噪声产生的振动进行抑制,提高垂直机器人垂直运动的稳定性和可靠性.实验结果表明,本文设计的控制系统能够有效降低振动影响,具有可行性.     

球隙火花开关的高压触发装置设计

研制了一种用于高压球隙开关的触发装置,该装置采用了全桥逆变与倍压整流为核心的电路方案.在阐述电路工作原理的基础上分析了输出电压与倍压电容之间的关系,作为参数选择的依据.并设计了以小铜球为触发开关的点火控制回路,保证球隙开关击穿的可靠性与快速性.同时以Atmega16型单片机作为控制核心编写软件程序,保证高压球隙开关工作在电压低抖动的可靠状态.通过PSCAD仿真软件进行了方案验证,并搭建实验样机.实验结果表明,该装置输出电压精度高、充电时间短、性能稳定.     

High level synthesis for loop-based BIST

Area and test time are two major overheads encountered during data path high level synthesis for BIST.This paper presents an approach to behavioral synthesis for loop-based BIST.y taking into account the requirements of the BIST scheme during behavioral synthesis processes,an area optimal BIST solution can be obtained.This approach is based on the use of test resources reusability that results in a fewer number of registers being modified to be test registers.This is achieved by incorporating self-testability constraints during register assignment operations.Experimental results on benchmarks are presented to demonstrate the effectiveness of the approach.