基于multisim的多功能智力竞赛抢答器的设计与仿真

设计的多功能智力竞赛抢答器可实现8路抢答。电路由两部分组成：主体电路和扩展电路。主体电路由编码器、计数器、锁存器和门电路组成,扩展电路由定时器和必要的门电路等组成。电路实现了主持人根据题目的难易程度设置抢答时间的长短,利用控制按键控制系统的清零和抢答开始,译码显示器上显示倒计时时间和抢答选手的编号,抢答开始和结束时报警电路发出提示音以提示选手和观众。通过Multisim软件对电路进行仿真,可实现8路抢答、抢答时间的最大设置为99s、倒计时显示、抢答选手编号显示、抢答开始声音提示、有选手抢答声音提示和定时时间到声音提示等功能。     

适用于SAR ADC的CMOS比较器的设计

本文提出一种带时钟控制的CMOS比较器结构,它由两级前置差分放大器和一级带有正反馈的NMOS锁存器组成。此设计在前置预放和锁存器级联的基础上,引入了交叉耦合负载,复位、钳位技术,获得了高精度和较低的功耗。设计采用0.18μm CMOS工艺,电源电压为3.3V,分辨率为0.8mV,获得12bit的精度,可以应用于SAR ADC等模数转换器电路中。     

20 Gb/s 0.18 µm CMOS 1:2 分接器设计

基于CML逻辑及以电流密度为中心的设计方法,采用SMIC 0.18um CMOS工艺设计并实现了一个20Gb/s 1:2分接器. 为了电路的完整性及内部操作的可靠性,对速度具有一定制约作用的数据输入缓冲器及静态的锁存器被相应地采用. 同时,由于采用了静态的锁存器,该分接器能工作于很宽的数据速率. 测试结果表明,在1.8V电压下,本电路能可靠地工作在上至20Gb/s、下至5Gb/s（甚至更低）的输入数据速率.芯片面积为875um*640um. 功耗为144mW, 其中核心电路仅占28%左右.     

CAM的设计与应用研究

计算机通常以顺序比对的方式进行查找,内容可寻址存储器（CAM）作为一种特殊的高速存储器,只需一次并行比对即可直接得到匹配的结果,速度远远大于顺序查找。介绍了CAM的电路结构,提出了一种基于FPGA的内容可寻址存储器（CAM）的设计方法,使用锁存器对CAM进行设计,并应用于MAC地址的查询。经仿真证明该CAM运行频率能够达到245.42MHz,满足现行网络吞吐率的要求,且配置灵活,易于扩展.     

Allegro MicroSystems公司宣布推出新型双线霍尔效应锁存器

2012年1月4日,美国马萨诸塞州伍斯特市的Allegro MicroSystems公司宣布,将推出具有更高的高压瞬态保护的新型双线霍尔效应锁存器——A1244。该产品目前已在工厂进行编程,以优化磁性开关点的准确度。     

初装单片机的硬件调试ABC

对于初学单片机制作的大学生而言,一旦刚装配好的硬件电路不能work,往往就束手无策,不知道从哪里入手去检测排除问题,虽然教材介绍了许多故障分析办法,但实践中难以对号入座。这里以笔者制作的单片机闭环温控装置为例介绍检测的心得体会。专业的工程人员通常利用硬件仿真器进行单片机硬件电路调试,借助于仿真器的单步或连续运行,然后测量相关的电信号,能有效地提高故障检修效率。     

0.18μm CMOS 20Gb/s 1∶2分接器设计(英文)

使用标准0.18μm CMOS工艺设计并实现了1∶2分接器.核心电路单元采用一种新的高速、低电压锁存器结构实现.与传统的源极耦合场效应管逻辑结构的锁存器相比,其电源电压更低且速度更快.此外,为了拓展带宽, 在缓冲放大电路中采用了负反馈.测试结果表明芯片可以工作于20Gb/s数据速率下.电源电压为1.8V时,包括缓冲电路在内整个芯片的工作电流为72mA.     

DM10kW中波广播发射机调制编码故障的处理

本文对DM10kw中波广播发射机调制编码板进行了分析,对发射机运行过程中出现的几例调制编码引发的故障进行了分析处理,并对检修要点进行了归纳总结。     

适用于D类音频功放的PWM高速比较器设计

设计了一种应用于CMOS D类音频功率放大器的PWM高速比较器。输入级为Rail-to-Rail结构,中间级由锁存器和自偏置差分放大器组成,输出级为反相器结构。由于采用了锁存器和自偏置放大器结构,比较器可以在很短的时间内驱动大电容,满足后续电路对驱动能力的要求。基于CSMC 0.5μm CMOS工艺的BSIM3V3Spice模型,采用Hspice对PWM比较器进行仿真。结果表明,在典型模型下,比较器的电源抑制比为56dB,直流开环增益为45dB,输入共模范围(ICMR)为-0.19～4.93V,传输延时为15ns。     

一个10位逐次逼近式adc电路

设计了一个10位的逐次逼近式模数转换器.用电阻和电容混合结构来实现模数转换器缩小芯片面积和减小系统复杂度.对模数转化器电路结构进行分析,给出了该模数转换器工作模型,并且设计了一种高速比较器的电路.芯片用0.5μm的CMOS混合信号工艺来仿真和流片,测试结果:在输入信号为200 kHz时,信噪失真比62 dB,动态范围72 dB,有效位达到9.4 bit.该逐次逼近式ADC电路已经成功用在消费电子产品中.