一种基于CORDIC算法的坐标变换电路

在超声医疗仪器（如B超）的数字图像处理中,将超声探头所获得的极坐标形式的图像信号实时地在直角坐标系统的显示器上显示出来,图像信号从极坐标变换到显示系统的直角坐标是系统性能的关键。本文在介绍了CORDIC（Coordinate rotation digital computer)算法的基础上,提出子一种基于CORDIC算法的流水线型的坐标变换电路,随后给出了该变换电路用FPGA实现的过程和硬件仿真结果。硬件仿真结果表明,它的精度高、误差小。与其他方法相比,具有结构简单,易于VLSI实现等优点。     

流水线CORDIC算法的FPGA实现

从CORDIC算法的基本原理出发,讨论其工作过程以及旋转角的覆盖范围,在此基础上,给出了具有流水线结构的FPGA实现结构以及增益因子的大小与流水线级数的确定关系,给出了VHDL实现算法,经程序设计与Quartus6.0调试与仿真,结果表明采用FPGA实现的CORDIC算法具有较好的运算精度。     

基于CORDIC算法的流水线型DDS设计

本文在分析了DDS原理,CORDIC算法原理基础上,提出了一种基于CORDIC算法的全流水线型DDS结构.使用verilogHDL编写了RTL级代码,利用QuartusⅡ软件进行仿真后,下栽到ALTERA公司的CycloneⅡ系列的EP2C8F256C7芯片上予以FPGA验证,最高工作频率为176.65MHZ,输入频率控制字为48位,输出幅度为16位,频率分辨率为6.27×10-7Hz.     

相控阵芯片幅相自校准算法及电路实现

为了改善波束成形质量,基于相控阵芯片幅度和相位校准系统,提出了一种校准算法。在计算出每个状态的误差后,只需要遍历一次所有相控阵芯片的状态,就可以筛选出目标状态,生成查找表。筛选时,对每个状态的幅度误差、相位误差和使用CORDIC计算出的所有目标状态的RMS误差进行约束,可以使相控阵芯片实现误差(RMS)小于2°的6位移相(360°)和误差(RMS)小于0.3 dB的6位衰减(32 dB)。与穷举搜索和逐次逼近的方式相比,提出的校准算法节省了LUT的生成时间。根据此算法,使用65 nm CMOS工艺设计了一个自校准芯片,面积为584 613.16μm²。     

Bernstein多项式的移位-加算法

提出了一个基于CODIC的计算Bernstein多项式的移位-加算法.该算法可以在存在于许多领域的基本计算系统中实现.证明了算法的收敛性,给出了误差分析,做了数值实验,验证了算法的有效性和效率.     

基于CORDIC算法的QAM调制系统的FPGA实现

提出了一种基于流水线CORDIC的算法实现QAM调制,可有效节省硬件资源,提高运算速度.用Verilog HDL对本设计进行了编程和功能仿真,仿真结果表明,本设计具有一定的实用性.     

基于CORDIC算法的高速基-4FFT处理器设计

针对目前数字信号处理中对高速傅里叶变换(FFT)的要求,进行了FFT算法研究,采用基-4算法来实现FFT处理器;设计了对称乒乓RAM结构,提高了FFT处理器的连续运算能力和运算速度;采用CORDIC算法代替复数乘法器,用移位加法实现了复数乘法运算,减小了系统资源占用,提高了系统速度,设计了防溢出控制结构,在不增加系统延时的基础上,提高了运算精度;采用AL-TERA公司FPGA进行了验证,仿真结果表明该FFT处理器最大工作频率可达168.86 MHz,能满足高速实时处理的要求。     

基于FPGA的二维码图像旋转系统

阐述了在图像预处理阶段将二维码图像旋转至端正的必要性。设计了一种求取QR二维码图像旋转角度的算法以及一种可将二维码图像旋转任意角度的算法。求取旋转角度算法简捷有效,能以较低的硬件代价实现。图像旋转算法利用了CORDIC算法以及双线性插值算法,采用高速流水线架构在FPGA上实现。整个设计在Altera公司的DE2平台下进行了验证。实验结果表明,这两种算法结合使用可以快速有效地将带有一定歪斜角度的二维码图像旋转端正,速度可以达到90.9 MHz,旋转后的图像细节清晰,能有效提高二维码的识别率。     

基于CORDIC算法的AM解调技术研究

提出了一种基于CORDIC算法的数字正交AM解调设计技术,讨论了AM解调的原理,重点分析了利用CORDIC算法综合实现数控振荡器与混频器、计算开平方的过程,介绍了关键模块的设计方案,仿真结果表明:该方法高精度地完成了AM解调,具有较高的工程应用价值。     

一种机器人动力学方程快速计算的三角函数发生器

在机器人动力学方程的快速计算中，三角函数的计算占了很大的计算比例， 如何快速地计算三角函数是动力学方程计算要解决的重要任务之一．本文在简单介绍了CORD IC算法后，提出一种位并行迭代的CORDIC结构来实现三角函数的运算，随后给出了该结构的 FPGA实现及仿真结果，并给出计算速度与精度分析．该结构兼顾芯片面积和计算速度，易于 VLSI实现．