Modular design and implementation of field-programmable-gate-array-based Gaussian noise generator

The modular design of a Gaussian noise generator (GNG) based on field-programmable gate array (FPGA) technology was studied. A new range reduction architecture was included in a series of elementary function evaluation modules and was integrated into the GNG system. The approximation and quantisation errors for the square root module with a first polynomial approximation were high; therefore, we used the central limit theorem (CLT) to improve the noise quality. This resulted in an output rate of one sample per clock cycle. We subsequently applied Newton's method for the square root module, thus eliminating the need for the use of the CLT because applying the CLT resulted in an output rate of two samples per clock cycle (>200 million samples per second). Two statistical tests confirmed that our GNG is of high quality. Furthermore, the range reduction, which is used to solve a limited interval of the function approximation algorithms of the System Generator platform using Xilinx FPGAs, appeared to have a higher numerical accuracy, was operated at >350 MHz, and can be suitably applied for any function evaluation.     

定制VLIW结构实现四精度浮点基本函数

本文针对科学应用中基本函数种类多、实现复杂、使用频率低的特点,提出一种定制VLIW结构四精度浮点基本函数协处理器(QPC-Processor).该结构通过显示并行技术挖掘基本函数实现算法的并行性,在同一硬件平台上通过元操作的不同组合来计算多种基本函数.同时,本文还提出基本函数元操作序列到定制VLIW指令的映射算法,指导基本函数的设计.最后,在FPGA平台上进行验证.实验结果表明,相对软件实现,单个QPC-Processor能够取得6倍以上的加速比,而且,QFC-Processor在同一硬件平台上实现多种类型的算法,弥补单一算法的不足,获得较高的硬件资源利用率.     

基于CORDIC算法的三相SPWM发生器设计

采用SPWM的三相逆变技术在调速传动、电源转换和电力电子控制领域均有着广泛的应用,为提高三相SPWM产生的效率和精度,在此设计了一种不对称规则采样的三相SPWM发生器。调制正弦信号采用改进型迭代算法CORDIC产生,相对于查表法,无需占用大量的存储器空间,利用等腰三角波与调制正弦波相比较的不规则采样,得到SPWM的输出信号,并于QuartusⅡ编译环境下采用Verilog HDL硬件描述语言实现模块化编程设计,进行波形仿真验证了该设计的高效性和高精度性。该设计适用于高精度的三相逆变系统,也可与其他模块相结合应用于各种三相电机的正弦驱动等场合。     

基于傅里叶变换的转台分度误差分离与补偿方法

为了保证和提高转台测角系统的现场测量精度,本文针对基于傅里叶变换的转台分度误差分离与补偿方法开展研究。在原理证明傅里叶变换实现转台分度误差分离的基础上,建立转台分度误差与读数头测量值之间的函数模型;根据傅里叶变换中传递函数性质,重点说明双读数头安装角度间隔与测量误差谐波阶次间关系,优化了双读数头布置;在现场可编程门阵列电路平台上实现多读数头测量值的同步获取,采用坐标旋转数字计算方法完成谐波误差函数实时计算。搭建实验平台进行误差分离与补偿效果验证实验,实验结果证明采用优化布置的双读数头信号进行分度误差分离并补偿后,转台的分度误差峰峰值由57.58″减小到3.36″,补偿后的转台测角系统扩展测量不确定度为0.9″(k=2)。     

一种高速实时浮点蝶形运算单元的设计与实现

本文以CORDIC算法为基础,将浮点数的复乘与旋转因子的求值都统一到了一个迭代运算中。既减少了复乘运算的复杂度也降低了快速傅里叶变换中蝶形单元在处理浮点数时的难度,成为浮点FFT处理器设计的一种新思路。该蝶形运算单元不受外部存储器的大小,可以处理高样本数的傅里叶变换,同时具有处理范围大,处理精度高的特点。最终以Altera的EP2C20F484C6芯片为下载目标,其时序仿真可正常运行在100 MHz的时钟频率下。     

数字下变频中基于IP核的NCO设计

本文简要说明了软件无线电接收机下变频单元中数控振荡器的重要作用,提出了一种采用Altera公司的IP核设计高性能数控振荡器的新方法,仿真表明采用移位相加结构的CORDIC算法仅消耗FPGA的逻辑单元,可在优化资源配置的同时保证各项参数均达到设计要求。     

一种基于FPGA的中频数字接收机设计

提出了一种基于FPGA的中频数字接收机的设计方案。该方案首先采用FFT检测频率峰值，然后进行带通滤波、正交变换。对正交变换后的信号用CORDIC算法计算瞬时相位，然后利用相位差分方法对频率进一步精确估计。文中详细描述了设计思路和各模块的FPGA实现方法，并进行了硬件仿真。仿真结果表明，该方案具有实时性强、脉冲参数测挝精度高的优点。     

CORDIC算法的改进

目的讨论CORDIC算法在数字信号处理中的应用及其应用条件─—收敛范围,方法运用基本方程及另一组迭代方程对非收敛范围内的输入数值进行求解,结果与结论完全消除了基本CORDIC算法的收敛范围限制,极大地拓宽了CORDIC算法的应用,给出了一些基于改进CORDIC算法的计算实例,证实了理论分析的正确性。     

基于CORDIC算法的微小卫星发射机设计与实现

针对微小卫星测控应答机体积小、重量轻及其功能灵活的特点,研究了全数字调制发射机的实现方法。全数字调制加两次上变频的发射机结构,可以灵活的实现多种码速率、不同带宽、不同调制方式的调制信号。在全数字调制部分利用NCO和CORDIC算法实现数字频率合成器,不仅可以满足副载波、载波调制的频率精度要求,而且与传统的数字式频率合成技术相比占用了较少的硬件逻辑资源。在一块FPGA上实现了几种常用调制方式的VHDL代码,验证了该方案的可行性。基于CORDIC算法的全数字调制设计方案可以应用到其他可重构的软件无线电设计中。     

浮点反正切函数的FPGA实现

设计了一种基于CORDIC算法计算浮点反正切函数的的硬件结构,并在Altera公司的FPGA芯片上进行了验证,最后在Nios II处理器系统中以用户自定义指令的形式实现,通过C语言程序验证了浮点反正切模块的正确性。