动态可重构系统的CAN总线通信系统设计

针对动态可重构系统中的通信系统具有灵活性和可扩展性的特点,设计并实现了可重构系统中的CAN总线通信系统。CAN总线通信系统以SJA1000为总线控制器、PCA82C250为总线收发器,设计了硬件接口电路,采用Verilog HDL进行了软件设计。论文阐述了CAN总线软件设计的过程,并对软件程序在Modelsim中进行了仿真测试,仿真结果验证了CAN总线通信系统设计的正确性和合理性。     

Mass spectrometric immunoassay and MRM as targeted MS-based quantitative approaches in biomarker development: Potential applications to cardiovascular disease and diabetes

Type 2 diabetes mellitus (T2DM) is an important risk factor for cardiovascular disease (CVD)—the leading cause of death in the United States. Yet not all subjects with T2DM are at equal risk for CVD complications; the challenge lies in identifying those at greatest risk. Therapies directed toward treating conventional risk factors have failed to significantly reduce this residual risk in T2DM patients. Thus newer targets and markers are needed for the development and testing of novel therapies. Herein we review two complementary MS-based approaches—mass spectrometric immunoassay (MSIA) and MS/MS as MRM—for the analysis of plasma proteins and PTMs of relevance to T2DM and CVD. Together, these complementary approaches allow for high-throughput monitoring of many PTMs and the absolute quantification of proteins near the low picomolar range. In this review article, we discuss the clinical relevance of the high density lipoprotein (HDL) proteome and Apolipoprotein A-I PTMs to T2DM and CVD as well as provide illustrative MSIA and MRM data on HDL proteins from T2DM patients to provide examples of how these MS approaches can be applied to gain new insight regarding cardiovascular risk factors. Also discussed are the reproducibility, interpretation, and limitations of each technique with an emphasis on their capacities to facilitate the translation of new biomarkers into clinical practice.     

蓝牙HCI-UART主控制接口的FPGA设计与实现

蓝牙技术作为一种短距离的无线通信技术,具有巨大的发展潜力,本文意从HCI层进行蓝牙技术的应用开发。本文首先介绍了HCI和UART的结构与原理,在分析和比较HCI三种类型接口USB、RS-232和UART优缺点的基础,提出了一种基于FPGA采用硬件设计HCI-UART的实现方式。本设计在QuartusII9.0集成设计环境下,采用硬件描述语言Verilog分模块设计完成,设计经过Modelsim6.4a仿真与验证。     

VCPPS:一种面向并行Verilog模拟的代码分割器

本文介绍了一种面向并行模拟的Verilog代码分割器VCPPS。VCPPS通过图形化的方式进行人机交互,并采取用户启发式的方法指导分割。文章介绍了VCPPS设计与实现中的一些关键技术,通过分析可以看出,VCPPS可以正确地完成繁琐的Verilog代码分割工作,为并行Verilog模拟提供支持。     

基于FPGA的偶数分频器设计

随着电子技术的发展,工作频率成为电子产品优劣的一个重要依据,这使得我们对晶振的要求越来越高。如果我们仅通过分频,对较高的晶振源进行分频就能很容易的得到比较丰富的频率。分频器是数字系统设计中的一种基本电路,本文介绍了通过QuartusII开发平台,利用Verilog硬件描述语言设计了一种能够实现等占空比的任意偶数分频、等占空比任意奇数分频、不等占空比的任意半整数分频的较为通用的分频器,并通过QuartusII进行了功能仿真。     

基于FPGA的PCI总线目标接口IP核的设计

在芯片设计中采用IP(intellectual property)技术是IC设计发展到SOC时代的必然选择,建立IP库能为以后的设计节省大量的人力,提高设计效率.基于这样的思想,针对PCI接口使用的广泛性,讨论了基于FPGA的PCI总线目标接口IP核的设计技术.从PCI协议的介绍、总体设计思路、各功能模块设计、电路仿真等角度对IP核的设计方法进行了介绍,并着重介绍了状态机的设计.仿真的结果表明,该IP核在功能和时序上符合PCI技术规范,达到了预定的目标.     

基于FPGA的A/D转换采集控制模块设计

采用FPGA器件EP1C3T144C8N处理器,对A/D转换芯片AD7714进行采样控制.整个设计在Quartus I平台下进行软件编程,采用Verilog语言描述,实现正确的AD7714转换的工作时序控制过程,并将采样的数据存储起来进行处理.本设计可用于微弱信号采集和实时监控方面,仿真结果显示该模块工作性能稳定、可靠性高、使用方便.     

一种快速循环冗余校验算法的Verilog实现

介绍了CRC编码的基本原理,由此推导了串行输入（位并行）字符组合m1m2…mk-1mk的CRC码的快速计算方法,以满足通信过程中,数据流的快速CRC编码要求。该算法特别适用于大数据块的CRC编码。随后。给出了算法的Verilog硬件描述语言的可编程逻辑器件的实现方法,并在ISE中用ModelSim进行了仿真,使用Synplify Pro得到了综合结果。     

基于UVM的PCI Express总线控制器验证平台

针对高速外设部件互连(Peripheral Component Interconnect Express,PCIe)总线控制器数据格式复杂、链路状态繁多的特点,提出了基于System Verilog语言的通用验证方法学(Universal Verification Methodology,UVM)验证平台。相较于传统定向验证方法,该验证平台中的验证用例使用受约束的随机方式对PCIe模块进行充分验证,能自动进行结果比对,并在回归测试中自动收集覆盖率数据。结果表明,该验证平台可以快速定位设计缺陷,在兼顾较好的可重用性和可配置性的同时,实现覆盖率验证目标,大大提高验证效率。     

基于FPGA的某雷达多功能数字替换板设计

为了提高高技术战争条件下电子装备战场抢修的快捷性、时效性,减少备件携带数量,以某雷达火控计算机中4块数字电路板为背景设计了一种多功能替换版;该替换版以一块FPGA芯片为控制核心,并配以海绵电路区和跳线插座的设计,使得在战场紧急情况下只需更换EPROM存储芯片,并在海绵电路区上焊接相应的集成电路器件以及调整跳线插座来控制信号走向,就可以在短时间内方便快捷地对损坏电路板实施替换;结果证实,该技术可作为一种备用的维修手段,可以在很大程度上提高部队装备战场维修率.