单载波UWB系统物理层帧结构设计与实现

提出了一种SC-UWB系统物理层帧结构.这种帧结构支持ECMA-368标准媒体接入控制层帧结构,包含前导序列、跟踪序列等辅助序列以实现接收端的精确同步,采取了加扰、级联编码、头校验等保护措施,不仅保证了SC-UWB物理层的高性能,而且兼顾了效率、延时和复杂度.所述帧结构已应用于国家相关重点项目中,并取得了良好的效果.     

单芯片MSTP系统

迅速发展的城域网多业务传送平台(MSTP)依托于SDH技术,大量应用需要经济的解决方案.方法是采用单芯片的MSTP系统将相关通信新技术、新协议进行高度集成,开发成专用芯片.单芯片MXMSTP-8可在SDH STM-1等级上提供可扩展的MSTP解决方案,从而实现完善的管理以及电信与计算机数据的融合传输.     

全数字化PDH复接系统的设计

为了便于ＰＤＨ复接系统的集成和设备的小型化，以及改善系统的性能，本文介绍了复接系统的几个主要部分（定时提取，码速调整，收端支路时钟恢复等）的数字化实现方法，还介绍了采用这些数字化方法的多功能复接专用集成电路－ＭＸＺＷ６８２３１。     

弹性分组环(RPR)芯片的一种实现方案

发展弹性分组环(Resilient Packet Ring RPR)技术要依赖专用集成电路.给出了一种完全符合802.17标准的RPR专用集成电路设计方案,以及主要模块详细的功能设计,并给出了芯片验证系统的设计方案.此芯片设计方案满足标准性、通用性、可扩展性,其验证系统可以实现几种不同的RPR组网方式.目前,此芯片方案已经进入组环验证阶段.     

一种抗衰落的并行帧同步系统

为了解决现有的基于连续性判别的并行帧同步系统在衰弱信号下性能恶化的问题,提出了增强型多比较器——单计数器并行帧同步系统(MCSCI-PFSS),并进行了理论分析和计算机仿真。结果表明,在SDH和10G以太网系统中采用MCSCI-PFSS,能有效地抑制由于信号衰落导致的系统性能恶化,同时MCSCI-PFSS仍然具有一般基于连续性判别的并行帧同步系统的优点,因此是一种较好的抗衰落并行帧同步系统。     

基于连续性判别的并行帧同步系统

目前关于并行帧同步方案的研究大多是针对某种具体应用的,结论缺乏一般性.同时一些新出现的帧同步问题(如10G以太网中66B码的帧同步)具有一些新特点.本文提出了一种新的并行帧同步系统构成模式MCSCI,它采用连续性判别的方法进行同步码位搜索.当将MCSCI用于66B码帧同步时,和现有模式相比以较小的面积开销获得了最佳性能.本文在理论分析和计算机仿真的基础上,研究了一系列典型参数下新旧并行帧同步系统的性能,结果表明MCSCI具有广泛的应用前景.     

SDH专用集成电路设计中的并行处理方法

ＳＤＨ的发展带动了ＳＤＨ专用集成电路ＡＳＩＣ的发展,ＳＤＨ专用ＡＳＩＣ也促进了ＳＤＨ的发展,由于ＳＤＨ处理的信号速率高,而现有的大规模ＣＭＯＳ集成工艺在速率和功耗等方面给出ＡＳＩＣ的设计提出了一定的限制,从而给ＳＤＨ专用集成电路设计带来了困难。     

复接系统定时的数字提取技术及其性能

本文介绍了复接系统中数字定时提取电路的原理和结构,分析了数字定时提取电路输出定时的抖动特性,包括抖动幅度和抖动频率。同时,本文还分析了数字定时提取在数字复接系统中的应用,以及其对复接系统性能的影响,并给出实验结果     

一种码速调整新方法——模型法正/零/负码速调整

码速调整是数字复接的基本技术之一。本文提出一种新的码速调整方案——模型法正/零/负码速调整。这种方法具有优良的同步/准同步兼容性,而且通过模型参数设计可明显降低码速调整引入的塞入抖动,其主要性能优于正码速调整。 正/零/负码速调整和正码速调整都是CCITT建议用于国家间数字通道的两种码速调整方式。本文首先从正码速调整在系统应用中的问题和正/零/负码速调整存在的技术问题出发,说明模型法正/零/负码速调整的研究背景;然后介绍模型法正/零/负码速调整的原理与性能;最后简述模型法正/零/负码速调整在数字通信系统中的应用。     

一种自底向上的推测链路延迟分布的快速算法*

网络层析技术用端到端的测量结果来推测网络中的链路延迟分布。这方面已有的大部分工作都基于最大似然估计式 (MLE)和期望最大化（EM）算法,它们在求解过程中需要不断迭代,对于大规模网络需要消耗很长的时间。为了克服这方面的不足,提出了一种快速算法FBA,该算法自底向上估计出每层链路的延迟分布。定性的分析和实验仿真结果表明FBA大大减小了计算的复杂度,而且在发包数目足够多的情况下,它的估计结果的精确度接近EM算法。