半球形偏转电子能量分析器的设计和应用

本文较详细地介绍了静电半球偏转电子能量分析器的原理，设计和实际制作，并说明半球分析器作为单色器和分析器在中能电子能量损失谱仪的成功使用。     

光电隔离PC总线扩展板的研制

本文介绍ＰＣ总线的扩展方法，光电隔离技术在总线扩展中的应用以及光电隔离ＰＣ扩展板的结构组成。     

双通道高速数据采集系统的研制

本文介绍双通道数据采集系统的软，硬件结构和原理，包括双通道性能一致性，模拟放大，量化采集，程控多段触发记录，ＩＳＡ接口等。     

BEPCⅡ亮度监测系统前端电子学

针对北京正负电子对撞机第二期(BEPCⅡ)基于每个束团亮度监测的快速亮度监测系统对探测器前端电子学的性能要求,设计和实现了包括大动态输入范围的高速前放、程控高速信号甄别、双探头信号反符合,以及信号整形和传输在内的前端电子学系统.测试结果显示前端电子学能够满足4 ns间隔的bunch-by-bunch的快速亮度监测系统的应用要求.     

红外焦平面阵列测试的任意数据发生器

介绍一个用于红外焦平面阵列(IrFPA)测试系统的任意数据发生器,说明它的工作原理和整体实现结构.任意数据发生器能产生16路最长是32×220个FPGA内部时钟周期的同步任意数字波形信号,内部时钟周期从20～1 310 700ns内可调,各路信号间的相对延迟的微调范围是0～127.5ns,微调步长是0.5ns.任意数据发生器包括一块VⅪ总线插卡和控制软件两部分,用户通过软件界面编辑并产生任意数字波形.     

高速上下变频FIR滤波器的FPGA设计

针对宽带WLAN收发器要求，在单片FPGA上设计实现了高速数字上下变频器和滤波器，其中滤波器为80MHz的40阶FIR滤波器，可以设定工作在上变频或下变频方式。为了对FPGA的资源占用量最小，以便实现片上系统(SoC)设计，充分利用了上下变频过程中I，Q数据流的特点，仅用一套滤波器运算单元分时复用对I，Q滤波，同时详细研究了滤波器的转置结构和位平面结构对FPGA资源占用量的差别。结果表明，位平面结构对逻辑资源的占用量仅是转置结构的一半。在FPGA上用位平面结构实现高速滤波器在资源占用量方面有明显优势。     

用于PET的丝室信号恒比定时器

ＰＥＴ用丝室信号的特点,设计和实现了一种恒比定时器电路,该丝室及定时电路的双光子符合时间分辨率达到１９ｎｓ。     

基于连续晶体PET探测器模块电子学设计

和传统的基于分割晶体PET探测器相比,基于连续晶体的PET探测器具有设计结构简单、能量分辨率高、探测器效率高以及低造价等优点,近年来得到广泛的研究。基于连续晶体PET探测器的最大难点是要用探测器获得闪烁光分布,进而通过作用点定位算法计算γ光子的作用位置。探测器模块电子学需要读出和获取闪烁光的分布,因而电子学变得相对复杂。论文针对自行建立的基于连续LYSO晶体和神经网络定位算法的PET探测器模块的信号读出和数据获取的要求,设计和实现了64通道数据读出和获取电子学系统。该系统采用8片8通道、50 Mbps、串行输出、12 bit ADC对每个通道进行数字化,从海量的核事例中遴选出有效的核事例,在FPGA内实现数据打包、定时符合、基线恢复等功能。经过测试,电路各通道噪声低,增益一致性好。整个电子学系统结构紧凑、性能优良,适合基于连续晶体PET探测器的相关实验研究和应用研究。     

区域分割包分类算法的优化实现

包分类就是根据到达数据包的包头信息将包按一定规则进行分类的过程，包分类技术是下一代路由器、防火墙、QoS保证机制实现、网络信息检测等设备的关键技术。区域分割包分类算法是目前多种分类算法中较为有效的算法之一。根据给定分类规则集的特点对算法进行优化实现是区域分割包分类算法的核心研究内容，它包括高效率的区域优化分割准则和在分割后小区域内的单域化线性查找两部分。优化实现不仅保证算法具有良好的时间和空间性能，而且极大地降低了规则数增加对算法性能的影响。仿真实验结果表明区域分割包分类算法在一定规则数范围内每秒能处理3-6M个IP包头，具有O(d）的时间复杂度(d为域的个数)和O(dN)的空间复杂度(N为规则数)。区域分割包分类算法支持规则集的实时更新。     

多通道模拟输入输出系统的研制

本文对一多通道模拟输入输出系统的结构和原理进行描述，着重于程控放大器电路、ＡＤ变换器、ＤＡ模拟输出等电路的设计和应用。