基于转换概率及RO结构的硬件木马检测

针对硬件木马倾向于在电路低转换概率节点插入的问题,提出了一种在这些节点处构建环形振荡器（RO）结构的方法来检测硬件木马。该方法首先计算电路节点的转换概率并挑选出低于转换概率阈值的节点,然后在挑选出的节点处构建RO结构,通过RO延时的变化进行木马的检测。实验以ISCAS’85基准电路为基础,并在Spartan6 FPGA开发板实现。实验结果表明,在可接受的面积和功耗开销下,可以检测到仅有一到两个门的小型木马电路,弥补了旁路信号分析法检测小型木马的不足。     

打造安全的上网环境

网络逐渐走进了千家万户,网络在带给我们方便的同时也带给了我们烦恼.病毒、木马的横行,已经严重影响到工作和生活,就电脑中毒症状、病毒、木马入侵途径以及日常防范3个方面进行探讨.     

网络环境下的计算机病毒及防范

本文针对当前我国互联网的安全现状,列举出一些网络中常见的病毒,病毒传播的方式,探讨了如何根据病毒的这些特征采取必要的防护措施,防止病毒、木马和黑客入侵等防护措施,以及如何正确、安全使用互联网信息资源,提高计算机安全的防范能力。     

云计算环境下木马技术研究

该文探讨了木马技术的工作原理和工作方式,分析了经典木马的启动方式、连接方式、运行方式、传播方式、AAV方式等技术。然后进一步分析了木马技术在云计算环境下的最新发展趋势及新的特征。并通过实例来阐明木马犯罪的危害性和严重性。最后该文呼吁加大针对利用木马技术违法犯罪的打击和防范力度。     

2011年2月网络安全监测数据分析

根据CNCERT监测结果,2011年2月,我国境内僵尸网络受控主机数量有所下降,境内木马受控主机和网页篡改数量略有增长。①恶意代码活动情况方面,我国大陆地区约有66万个IP地址对应的主机被木马程序控制,较2010年1月增长25;我国大陆地区约有5.8万个IP地址对应的主机被僵尸程序控制,较1月下降60;②网站安全方面,我国大陆地区被篡改网站数量为4796个,较1月下降14,其中被篡改政府网站数量为288个,较1月的337个下降15。     

基于信息隐藏技术的木马植入方法

针对互联网木马存在易被溯源追踪的问题,提出一种基于多媒体文件的新型木马方案,利用信息隐藏算法将木马程序作为秘密数据嵌入到载体图像中。渗透成功后,对盗取的数据在本地进行加密之后同样隐写到载体图像并上传至社交网络,攻击端通过开放的社交网络下载并提取秘密数据。实验显示,所设计的JPEG图像信息隐藏算法性能良好,基于该隐藏算法的木马渗透方案在隐蔽性、抗取证、防追踪以及穿透审计等特点上优于已有的图片木马。社交网络中此类木马可造成用户隐私泄露,所以最后给出了一些防范措施。     

企业计算机安全运行的研究和解决

本文详细阐述了在企业WINDOWS安全配置和病毒防范技术。通过研究计算机安全防范措施并在企业计算机安全运行中得以应用,将对企业计算机终端系统安全运行水平的进一步提高起着巨大的推动作用。     

DDoS攻击中傀儡机动态分布策略研究

对DDoS攻击中傀儡机的管理进行研究,提出了DDoS攻击的傀儡机动态分布策略,该策略根据实际需要可以定时随机改变傀儡机在僵尸网络中的层次位置,也可以根据傀儡机配置信息以及当时的性能情况择优确定傀儡机位置,从而增加了DDoS攻击灵活性和攻击效果,也增加了被攻击方追踪检测的难度和DDoS攻击的隐蔽性。     

基于操作行为的隧道木马检测方法

木马通常利用HTTP隧道技术突破防护设备,对网络安全造成威胁。针对该问题,提出一种利用木马操作行为检测网络中HTTP隧道木马的方法。该方法通过6个统计特征描述正常的HTTP会话,采用HTTP隧道技术发现木马操作之间的差别,利用数据挖掘中C4.5决策树分类算法对2种会话进行分类。实验结果表明,该方法能检测多种已知的HTTP隧道木马。     

Low cost optimized Trojan secured schedule at behavioral level for single & Nested loop control data flow graphs (Invited Paper)

Internet of Things (IoT) powered by high level synthesis (HLS) provides huge opportunity of progress in the area of hardware design. However, the present era of hardware design involves globalization which poses security threat to the design integrators that rely on third party intellectual property (IP) cores for increasing design productivity at reduced design time. This paper presents for the first time in the literature, a low cost optimized hardware Trojan secured HLS approach for hardware (or application specific core) designs that is based on single or nested loop control data flow graphs (CDFG) applications. The paper presents multiple novel vendor allocation schemes (each with its own attribute of delay and area) as security constraint that yield Trojan secured schedules at behavioral level. Demonstration of the proposed approach on a nested loop case study asserts our proposed theory. Results on standard benchmarks indicate significant reduction in final solution cost compared to a similar approach.