mesh结构NoC的时钟网络研究

分析了m esh结构N oC的3种时钟网络,针对同步时钟网络瞬时功耗大,非对称瀑布网络(w aterfall)和对称瀑布网络通信延迟大的弊端,提出并设计了一种混合结构的时钟网络。并以4×4混合结构时钟网络为例,计算得出该时钟网络的最大通信延迟为非对称瀑布网络的12.5%,局部单方向数据流的通信延迟约为对称瀑布网络的25%,芯片的瞬时功耗约为同步时钟网络的50%。     

一种嵌入式SIMD协处理器地址产生器的设计

文章介绍了一种新的嵌入式SIMD协处理器地址产生器.该地址产生器主要完成地址计算和协处理器指令的场抽取功能.为了提高协处理器的性能,地址产生器中设计了新的传送路径.该传送路径能够不通过地址产生器中的ALU而把数据送入寄存器中,这个传送路径能够减少ldN指令的一个延迟周期.在SMIC0.18微米标准库单元下,该地址产生器的延迟能够满足周期为10ns的协处理器.     

基于LS MPP的图像并行傅立叶分析技术(1)--算法的原理、分析与设计

基于LSMPP的K元2-立方体网络结构,设计了一种新颖快速的计算FFT的SIMD算法。系统地分析了时间提取的基-2一堆FFT算法及其原理,较详细地讨论了用二雏FFT算法并行计算二堆DFT的问题：主要从算法原理出发,分析并给出了在LSMPP SIMD计算机上用二雏FFT并行计算二堆DFT时各变换步的变换矩阵及其格式,设计了自动建立各变换步的变换矩阵的算法。     

图象理解SIMD计算机的设计技术

本文结合LS MPP嵌入式计算机图象匹配算法的设计与编程实践，对面向图象理解应用的SIMD计算机减少存储类指令及其执行周期，控制寄存器的数量需求、基地址控制寄存器内容的保护，缓冲器的有关设计及图象阵列数据类型的设立等设计问题进行了分析和讨论，提出的一些设计思想对于面向图象理解的类似SIMD计算机的设计具有较为重要的参考价值。     

一种基于树的内部表示模型

高级综合技术的研究在当前倍受关注.高级综合的第一步是将以算法形式给出的数字系统的行为描述转化为综合设计的内部表示,而后其它子任务在此基础之上进行.在对高级综合过程进行研究之后,本文给出了一种基于树的内部表示模型,并提出了针对该模型的操作调度算法.由于本文所给出的模型能优化地表示出以VHDL给出的行为描述中所包含的各条执行路径,因此它特别适合于表示控制占主要成份的综合设计.实验结果表明,对于控制占主要成份的综合设计,与同类模型及其算法相比,采用该模型及其调度算法能产生更为优化的结果,当行为描述中包含的路径数目较多时,该模型特别有效.     

一种新的树型乘法器的设计

理论上Wallace树结构加法器是乘法器中完成部分积求和的最快的多操作加法器，但其互连复杂难于实现。针对32位树乘法器，在分析阵列结构的基础上，对部分积重新合理分组，并采用延迟平衡的4-2压缩器电路结构，提出一种新的阵列组织结构。该结构与现有其他结构相比具有AT^2最小的特点，比传统的Wallace树结构减少了约18％，并且布局规整，布线规则，易于VLSI实现。     

SPA和DPA攻击与防御技术新进展

综述SPA和DPA攻击与防御技术的最新进展情况,在攻击方面,针对不同的密码算法实现方式,详细描述SPA、DPA和二阶DPA攻击技术.防御技术分别介绍了各种掩码技术、时钟扰乱技术以及基于双轨互补CMOS的功耗平衡技术,并分析了这些技术中的优缺点,最后对该领域未来可能的研究方向和研究重点进行了展望.     

LS SIMD阵列微处理器的控制逻辑设计

首先介绍了 L S SIMD阵列微处理器的三种并行性 :数据并行、流水线并行和指令的并行执行 .针对这三种并行性 ,阐述了控制逻辑的设计 .     

桶式移位器的行为级模拟

以专用３２位浮点ＲＩＳＣ微处理器芯片中部分译码的桶式移位器（ＢＳ）为例,介绍用ＶＨＤＬ语言对其进行了行为级模拟的方法,讨论了利用ＶＨＤＬ语言进行行为级模拟描述的问题,简要介绍部分译码方式的ＢＳ,较详细地给和ＶＨＤＬ语言对部分译码的ＢＳ进行行为级模拟的描述算法。     

基于SIMD-MCC的2D图像矩并行算法

在模式识别和计算机视觉中,不变矩发挥着很重要的作用,因为图像在经过平称、旋转和伸缩变换后具有力矩不变的良好特性,直接计算二维图像力矩,需要大量的加法和乘法运算,而乘法运算最为费时。文中提出了一个在ＳＩＭＤ－ＭＣＣ计算机上实现的计算二维图像矩的并行算法。它的基本思想是将一个二维图像矩分解成很多个垂真矩和一个水平矩,利用数据并行性在ＳＩＭＤ－ＭＣＣ计算机上进行计算。这个算法极大地利用了计算的并行性,其