全文获取类型
收费全文 | 776篇 |
免费 | 61篇 |
国内免费 | 39篇 |
专业分类
电工技术 | 27篇 |
综合类 | 47篇 |
化学工业 | 2篇 |
金属工艺 | 2篇 |
机械仪表 | 35篇 |
建筑科学 | 12篇 |
矿业工程 | 2篇 |
轻工业 | 4篇 |
水利工程 | 2篇 |
石油天然气 | 16篇 |
武器工业 | 8篇 |
无线电 | 293篇 |
一般工业技术 | 13篇 |
冶金工业 | 1篇 |
原子能技术 | 2篇 |
自动化技术 | 410篇 |
出版年
2024年 | 1篇 |
2023年 | 6篇 |
2022年 | 5篇 |
2021年 | 14篇 |
2020年 | 9篇 |
2019年 | 10篇 |
2018年 | 1篇 |
2017年 | 11篇 |
2016年 | 15篇 |
2015年 | 23篇 |
2014年 | 53篇 |
2013年 | 34篇 |
2012年 | 47篇 |
2011年 | 65篇 |
2010年 | 48篇 |
2009年 | 63篇 |
2008年 | 72篇 |
2007年 | 61篇 |
2006年 | 50篇 |
2005年 | 42篇 |
2004年 | 43篇 |
2003年 | 53篇 |
2002年 | 19篇 |
2001年 | 29篇 |
2000年 | 24篇 |
1999年 | 10篇 |
1998年 | 15篇 |
1997年 | 9篇 |
1996年 | 10篇 |
1995年 | 5篇 |
1994年 | 3篇 |
1993年 | 6篇 |
1992年 | 3篇 |
1991年 | 6篇 |
1990年 | 5篇 |
1989年 | 4篇 |
1985年 | 2篇 |
排序方式: 共有876条查询结果,搜索用时 109 毫秒
21.
在科学计算、数字信号处理、通信和图像处理等应用中,除法运算是常用的基本操作之一。基于SRT 8除法算法,设计一个SIMD结构的IEEE 754标准浮点除法器,在同一硬件平台上能够实现双精度浮点除法和两个并行的单精度浮点除法。通过优化SRT 8迭代除法结构,提出商选择和余数加法的并行处理,并采用商数字存储技术降低迭代除法的计算延时,提高频率。同时,采用复用策略减少硬件资源开销,节省面积。实验表明,在40nm工艺下,本设计综合cell面积为18601.9681 μm2,运行频率可达2.5GHz,相对传统的SRT 8实现关键延迟减少了23.81%。 相似文献
22.
激光等离子体粒子模拟广泛用于探索极端物质状态下的科学问题。将一种基于粒子云网格方法的三维等离子体粒子模拟程序LARED P移植到Intel Xeon Phi协处理器上。在移植的过程中,综合运用了Native和Offload两种编程模式:首先运用Native模式对LARED P程序中热点计算任务进行优化研究,通过采用SIMD扩展指令使该计算任务获得了4.61倍的加速;然后运用Offload模式将程序移植到CPU-Intel Xeon Phi异构系统上,并通过使用异步数据传输和双缓冲技术分别提升了程序性能9.8%和21.8%。 相似文献
23.
BLAS (Basic Linear Algebra Subprograms)是一个基本线性代数操作的数学函数标准, 该库函数分为三个级别, 每个级别提供了向量与向量(1级)、向量与矩阵(2级)、向量与向量(三级)之间的基本运算. 本文研究了在申威1621处理器上BLAS一级函数的优化方案, 以函数AXPY为例, 充分利用平台的架构特点对其进行性能调优,设计了自动的线程分配方案. 实验结果显示优化过后的BLAS一级函数AXPY相对于GotoBLAS参考实现版本的单核和多核加速比分别高达4.36和9.50, 对于每种优化方式均得到了一定的性能提升. 相似文献
24.
针对目前浮点运算软件实现速度慢,不能满足嵌入式处理器实时性要求以及运算种类有限等问题,提出了一种基于RISC-V指令集的浮点处理器,能够执行加法、减法、乘法、除法、平方根、乘累加以及比较运算,完全符合IEEE 754-2008标准。在VCS仿真环境下对浮点处理器进行了功能验证,各模块均能满足正确性要求。将浮点处理器与一款开源处理器核蜂鸟E203集成,使用SMIC 0.18工艺库完成了逻辑综合,并在FPGA上对设计进行了测试。结果表明,该浮点处理器的逻辑门数仅为24 200,吞吐量为150 MFLOPS,与已公开文献的设计方案相比,硬件面积分别减少7%、1.5%。综合运行频率可达100 MHz。 相似文献
25.
多面体模型具有规范化、健壮性、灵活性等特点,被认为是最有前途的编译优化技术之一,SIMD优化是重要应用领域之一。由于静态编译技术的限制,大量非规则循环无法建立多面体模型,例如复杂依赖关系,导致无法利用该模型实现SIMD循环优化与代码生成。文章通过分析、利用SIMD优化所需的程序运行剖面信息,将静态编译未知情况转化为已知情况,为多面体模型建立创造条件。SPEC2000和PolyBench的测试结果显示,通过本文提出的方法,可将适用多面体模型的非规则循环个数提高2.3倍,经过SIMD优化后,平均加速比提高了1.53倍。 相似文献
26.
针对双精度浮点除法通常运算过程复杂、延时较大这一问题,提出一种基于Goldschmidt算法设计支持IEEE-754标准的高性能双精度浮点除法器方法。首先,分析Goldschmidt算法运算除法的过程以及迭代运算产生的误差;然后,提出了控制误差的方法;其次,采用了较节约面积的双查找表法确定迭代初值,迭代单元采用并行乘法器结构以提高迭代速度;最后,合理划分流水站,控制迭代过程使浮点除法可以流水执行,从而进一步提高除法器运算速率。实验结果表明,在40 nm工艺下,双精度浮点除法器采用14位迭代初值流水结构,其综合cell面积为84902.2618 μm2,运行频率可达2.2 GHz;相比采用8位迭代初值流水结构运算速度提高了32.73%,面积增加了5.05%;计算一条双精度浮点除法的延迟为12个时钟周期,流水执行时,单条除法平均延迟为3个时钟周期,与其他处理器中基于SRT算法实现的双精度浮点除法器相比,数据吞吐率提高了3~7倍;与其他处理器中基于Goldschmidt算法实现的双精度浮点除法器相比,数据吞吐率提高了2~3倍。 相似文献
27.
大规模SIMD体系结构提供了更强的向量并行硬件支持,但是,大量迭代次数不足的循环由于不能提供足够的并行性,难以用等价的向量方式实现。为了更有效地利用SIMD,提出了一种非满载地使用SIMD指令的向量化方法。研究了向量寄存器的使用方式,基于非满载的向量寄存器使用方式实现了非满载的向量操作和短循环的向量化,并将非满载的向量化方法用于一般循环的向量化。提供了收益分析方法来为本向量化方法作精确指导。实验结果表明了该方法的有效性,所选测试用例的目标循环被向量化,平均加速比达到1.2。 相似文献
28.
29.
BWDSP是一款自主设计的国产VLIW(超长指令字)数字信号处理器,支持SIMD技术,其SIMD指令可以在4个宏上同时执行4个32位计算,对寄存器使用有特殊规则,Open64编译器的寄存器分配策略并不适用于这种规则.本文对BWDSP SIMD指令的寄存器分配优化技术进行了研究,并在BWDSP的编译器OCC上得以实现. 相似文献
30.
程序设计语言一般会出现浮点数精度丢失问题,这直接影响到程序执行结果的准确性和可靠性。以Java语言为例,从浮点数的存储结构上进行分析,找出了浮点数精度缺失问题产生的根源因素。为了解决此问题,Java语言提供了一个大数类BigDecimal,但是该类操作浮点数不方便,需要多次数据类型转换。提出了快捷的四舍五入解决方法,该方法同样适用于其他编程语言。 相似文献