第七讲 用Verilog-HDL做CPLD设计--组合逻辑电路的实现

7.1与非门的实现 首先,来实现一个用两个开关控制一个灯的设计.期望达到的目的如表1所示.     

第三讲 Verilog－HDL的基本概念

3.1与门的描述我们通过最简单的例子来认识一下Verilog-HDL的基本用法。(1)模块的定义用Verilog-HDL做数字电路描述,一开始所要做的就是模块(module)定义。所谓模块可以理解为是Verilog-HDL的基本描述单位。我们以图1为例来说明。这是一个二与门,设其模块名为[AND_G2],输入为[A]和[B],输出为[F]。图1二与门模块定义(2)模块模块的结构如图2所示,module与endmodule总是成对出现的。此外,还有端口参数定义、寄存器定义、线网定义和行为功能调用及定义等。我们用Verilog-HDL来描述图2,可以有如下两种描述方法。例1二与门逻辑电路的描…     

Verilog-HDL讲座 第六讲 用Verilog-HDL做CPLD设计目标板的设计和下载软件的使用

6.1 目标板的制作 学习了Verilog—HDL的基本概念,并用其仿真环境Modelsim XE对基本逻辑电路进行仿真后,如果希望在硬件上实现所设计的电路功能,就需要有一块目标板。 (1)目标板设计,画电路图 这里,采用Xilinx公司的XC9536。任何一个逻辑电路都有输入和输出,在     

Verilog-HDL讲座 第七讲 用Verilog-HDL做CPLD设计-组合逻辑电路的实现

首先，来实现一个用两个开关控制一个灯的设计。期望达到的目的如表1所示。     

Verilog-HDL讲座 第四讲 Verilog-HDL仿真软件的基本操作

在本讲以Xilinx WebPACK 4.1ModelSim XE Starter为例,说明仿真软件的基本操作。图1 建立一个新的工程文件图2 工程文件名称及位置的填写图3 添加文件的快捷菜单图4 【Add file to Project】对画框图5 选择将要增加的文件图6 添加文件后的【Add file to Project】对画框在本讲以Xilinx WebPACK 4.1ModelSim XE Starter为例,说明仿真软件的基本操作。4.1 建立新的工程文件启动Xilinx WebPACK 4.1ModelSim XE Starter后,选中【File】菜单中的【New】菜单项,然后选择【Project】选项。如图1所示。单击后,在弹出的对话框内适当…     

CRC校验及其软件实现

论述了CRC的数学原理、在数据通信中的作用,提出了用 8031汇编语言实现CRC校验的程序设计,阐述了该技术在测控系统中的应用.     

Verilog-HDL讲座 第七讲 用Verilog-HDL做CPLD设计—组合逻辑电路的实现

7.1与非门的实现首先,来实现一个用两个开关控制一个灯的设计。期望达到的目的如表1所示。分析表1可以得到下述结论:如果两个开关S1和S2中,任意有一个为低电平,灯都不亮;只有当两个开关S1和S2同时为高电平时,灯才亮。因此,我们考虑采用与非门来实现设计。图1示出了符合表1的逻辑功能框图。其中,S1_1和S1_2表示开关,对应表1中的S1和S2,打开时为高电平,闭合时为低电平,作为输入;LED0表示发光二级管,对应表1中的LED,作为输出;33、34和44为上述变量对应芯片XC9536的引脚;33和34旁边的三角形表示上拉电阻(下文同)。虚线框中的部分是CPLD…     

第五讲典型基本逻辑路的Verilog-HDL描述

本讲列举几个典型又简单的基本逻辑电路的Verilog-HDL描述.需要说明,仅有本讲的知识还不能具备用Verilog-HDL描述逻辑电路和系统的基本功,但却可以通过它们了解VerilogHDL描述逻辑电路的过程和方法.     

磁致伸缩直线位移传感器扭转波检测的换能模型

磁致伸缩直线位移传感器是一种通过检测弹性波激励和接收之间的时间差,获取被测点和接收点之间距离的传感器.本论文探讨了磁致伸缩直线位移传感器中扭转波的产生机理,研究了扭转波在传播过程中对磁致伸缩线中磁畴的影响,建立了扭转波的换能数学模型.得知扭转波在传播过程中,由于质点的振动改变了线中磁畴的偏转状态,从而使振动区间的轴向磁畴的磁通量发生了变化,这一变化通过检测线圈以电磁感应的方式检出扭转波电压.     

基于SOC的输液滴速监视器设计

目前临床主要由人工统计输液速度，迫切需要简便且实用的监测装置。通过电极针将输液液滴转换成脉冲信号，以C8051F236高速片上系统单片机为核心组成输液滴速监视器，仪器由脉冲检测、键盘、液晶显示、操作指示和声光报警等单元组成。经试验其计数准确、运行可靠，且成本低、体积小、功耗少、操作方便。