基于混沌粒子群的多飞艇资源配置规划方法

对地观测具有任务繁多、约束复杂、资源有限等特点,对观测资源配置进行合理规划具有重要意义。面向多飞艇多载荷对地观测任务,结合经典粒子群算法,研究了满足任务完成度、分辨率要求和负载均衡度等多目标的资源配置规划方法。在经典粒子群算法的基础上利用混沌优化技术进行改进,并设计实现了原型系统。实验验证了该资源配置规划方法的有效性。     

认知无线电网络中基于信道跳频序列的异步交汇算法研究

认知无线电技术被公认为是未来通信网络中解决频谱资源稀缺和提高频谱利用率的关键技术。认知无线电用户以频谱共享方式机会式地接入授权用户的频段。异步认知无线电网络中的认知无线电用户在相互通信之前,首先需要完成交汇(Rendezvous)和信道协商。对近几年来基于信道跳频序列的异步交汇算法进行了综述,对文献中提出的三类算法进行理论分析,并通过Matlab仿真验证这三类中的八个算法在ETTR、MTTR和公平性三方面的性能表现,对比分析了这八个算法的优缺点。     

面向网络虚拟化技术的管控架构

网络虚拟化技术作为变革网络体系的一种渐变式方案,分离了网络服务和物理基础设施,支持若干同构或异构的网络共享同一物理基础设施。它的管控架构主要解决虚拟网络与物理网络的映射关系、物理网络资源的切分和虚拟网络的部署等问题,直接关系到系统能否利用底层设备智能化地、快速地为租户提供网络资源的租赁服务。结合项目实施过程中网络虚拟化技术部署的实际需求,提出了2种管控架构模型,即全视图的管控架构和半视图的管控架构。实验结果表明,2种架构模型的性能指标存在差异,如部署时间、通信量和故障恢复时间等。     

近期几场高技术局部战争信息化特征发展研究

当今时代下信息科技的快速发展,有力地推动战争从机械化向信息化的转变,信息战争可以说是“无形”的战争。相比于传统的机械化战争而言信息化战争有着鲜明的特征,怎样打赢局部战争下的信息化战争,对部队军队提出了更高的要求。     

基于AOP技术的通用线程监控平台GTMP*

提出并实现了基于AOP技术的通用线程监控平台。借助AOP的需求空间分离实现技术,使用该平台的原系统不必事先具有监控能力,该平台可以在不手动改变系统源代码的情况下通过工具自动植入系统内部,为系统注入监控功能,实现对运行线程信息的监视和对指定线程运行速度的变换,实现对整个系统运行行为的控制。     

碳纤维增强氮化物基复合材料的制备及其性能表征

合成了全氢聚硅氮烷和硼氮烷的混杂先驱体并对其结构进行了表征；以混杂先驱体和3D碳纤维编制体为原料，采用先驱体浸渍-裂解（PIP）工艺制得了碳纤维增强氮化硼．氮化硅混杂基体的复合材料，并对复合材料的力学性能和抗烧蚀性能进行了研究。结果表明，混杂先驱体中含有B—N，B—H，Si—N，Si—H，N—H等结构，无其它杂质出现；随着PIP工艺循环次数的增加，复合材料的密度随之提高：当进行4个循环时基本致密，密度达到1．50g／cm^3，弯曲强度达到156．4MPa；轨道模拟实验显示复合材料具有优异的抗烧蚀性能。     

烧结NdFeB磁体热浸镀锌工艺研究

研究了在烧结钕铁硼表面热浸镀锌的工艺，结果发现在烧结钕铁硼表面和镀覆材料之间形成了冶金结合，但镀层和烧结钕铁硼基体之间有环形裂纹出现，其原因是由于钕铁硼磁体的膨胀特性造成的。     

一种新型活塞环内外圆车床的可行性分析

活塞环的内外圆都是异形表面,且尺寸精度要求高.本文首先从活塞环截面数据的特点入手,分析活塞环加工的技术难点,进而提出了采用交流伺服电机驱动滚珠丝杠的机械结构来完成活塞环的数控车削的方案,并对主要环节进行设计计算和仿真,最后还提出了数控编程时数据的补偿办法.理论计算和仿真表明该方案是可行的,可以达到活塞环生产对加工精度和效率的要求.     

飞腾平台中硬件数据压缩的驱动设计与实现

数据压缩是有效处理大数据的关键技术,在飞腾处理器平台上基于zlib库的数据压缩通常采用软件的方式实现,在数据处理量大而且实时性要求较高的情况下,已经难以满足需求。针对这个问题,通过研究zlib编程函数库,结合飞腾处理器的特性,完成了飞腾平台中硬件数据压缩的驱动设计与实现,其中提出了双向DMA传输技术和基于一致性内存的命令环机制,从而进一步提高了基于硬件的数据压缩的效率。通过实验证实了飞腾平台中采用硬件数据压缩改进的有效性。     

基于Goldschmidt算法的高性能双精度浮点除法器设计

针对双精度浮点除法通常运算过程复杂、延时较大这一问题,提出一种基于Goldschmidt算法设计支持IEEE-754标准的高性能双精度浮点除法器方法。首先,分析Goldschmidt算法运算除法的过程以及迭代运算产生的误差;然后,提出了控制误差的方法;其次,采用了较节约面积的双查找表法确定迭代初值,迭代单元采用并行乘法器结构以提高迭代速度;最后,合理划分流水站,控制迭代过程使浮点除法可以流水执行,从而进一步提高除法器运算速率。实验结果表明,在40 nm工艺下,双精度浮点除法器采用14位迭代初值流水结构,其综合cell面积为84902.2618 μm²,运行频率可达2.2 GHz;相比采用8位迭代初值流水结构运算速度提高了32.73%,面积增加了5.05%;计算一条双精度浮点除法的延迟为12个时钟周期,流水执行时,单条除法平均延迟为3个时钟周期,与其他处理器中基于SRT算法实现的双精度浮点除法器相比,数据吞吐率提高了3~7倍;与其他处理器中基于Goldschmidt算法实现的双精度浮点除法器相比,数据吞吐率提高了2~3倍。