跳频无线网多用户检测算法及SOPC实现

多个跳频(FH)网络共存时,不同网络用户由于频率冲突而相互干扰。本文基于二维谐波恢复原理,提出一种联合跳频时间和频率估计的多用户检测算法。随后基于SOPC片上可编程系统硬件实现了该算法。仿真实验表明该算法可以在未知跳频速率、频率偏移以及跳频图案等参数的情况下拆分多个发生频率冲突的跳频信号。     

一种通用在线仿真调试器的设计

提出一种基于SOPC实现片内嵌入的通用在线仿真器体系结构：利用IPcore易于下载更新的特性，在一片FPGA上实现对多种嵌入式CPU的在线仿真支持，体现通用的概念。本仿真器的具体实现采用了ALTERA公司的NIOS开发套件，自主研发出In Circuit Emulator知识产权核，以及其他商业IPcores。简单描述了其设计与实现的思路及过程。     

NiosII处理器在彩色超声诊断系统中的应用

给出了基于NiosII的彩色多普勒超声诊断硬件系统的多处理器设计方案，分析研究了NiosII系统的启动过程，提出了适合本设计的系统启动方法，最后设计了一套用于控制超声前端系统的系统控制总线，建立了NiosII系统仿真平台，并对系统启动方案和总线控制器进行了功能验证。通过仿真证明了所设计系统的有效性。     

基于SOPC的边界扫描测试控制器开发

本文阐述了一种新颖的基于SOPC边界扫描控制器的设计,提出了一种更加灵活、高效的嵌入式系统新解决方案.该方案将边界扫描测试子系统嵌入在Altera公司推出的低成本、高密度、具有嵌入式NIOS软核CPU的Cyclone Ⅱ系列的现场可编程阵列(FPGA)上,大大提高了系统设计的灵活性、边界扫描的测试效率.同时开发的具有自主知识产权的JTAG控制IP核模块为SOPC系统提供了一个颇有实用价值的组件,无需专用边界扫描测试设备即可实现系统的边界扫描测试功能.详细论述了基于SOPC的边界扫描控制器设计及JTAG总线控制IP核模块的开发.仿真及实验结果表明,此设计正确合理,能够进行有效的边界扫描测试.     

本硕EDA/SOPC系列课程建设

电子设计自动化EDA是电子技术先进的设计方法,是现代电子设计工程师所必须掌握的技术.为使我校EDA/SOPC课程建设跟上科技的发展,本课题从EDA创新实验基地的构建、课程体系设置、课程内容改革等方面着手,全方位地开展了EDA/SOPC系列课程建设.提出了本硕一体化建设模式:包括教学内容互相渗透、教师队伍一体化、实验平台共享等,已收到很好的建设效果.     

基于CY7C68013的HVB与USB协议转换卡的设计

通过对MVBNUmB的协议转换卡系统设计的介绍,详细说明了USB单片机68013的Slave FIFO模式、接口设计方案、固件设计方案以及FPGA内部软核结构设计方案.     

网络视频监控系统中双Nios Ⅱ架构的设计与实现

采用双Nios Ⅱ架构的可编程片上系统（System On Programmable Chip,SOPC）的设计方法,进行了系统规划,分析了SOPC定制、内存芯片共享、数据搬移、通信与互斥的实现,介绍了软件设计调试的特点。工程应用表明,双软核良好地实现了并行处理与协同工作,成倍地提高了工作效率。     

基于FPGA技术的多处理器导航系统设计

随着惯性导航及组合导航的不断变化和发展．为适用于微小型场合使用．结合现有导航技术．研究了一种基于FPGA多处理器结构的、低功耗、低成本的惯性导航系统。重点分析了其硬件和软件的特点，给出了一种实用的设计方式。     

基于SOPC的嵌入式WTB网络控制节点机的研制

探讨一种基于可编程片上系统的嵌入式绞线式列车总线(WTB)网络控制节点机的研制方案。该方案采用FPGA作为核心器件，将Altera 的NisoII软核处理器与WTB控制逻辑集成在单片FPGA 内，取代了原来的工控节点机和控制部件相组成的方案。减小了产品的体积和重量，降低了硬件开发成本。该文给出了系统的总体设计方案，并分析了测试结果。     

Dissymmetrical 3×3 Coupled Optical Accelerometer

Without adding feedback to modulate light path system, the dissymmetrical 3×3 coupled optical accelerometer reduces the complexity of the design of light path system. Experiments prove that it can attain good demodulation effects. As carrier is not needed in this system, the frequency range of input signal is diminished so as to decrease the sampling frequency of accelerometer. This makes for the system on programmable chip(SOPC) design of digital demodulating system. The upper limit of accelerometer working frequency can reach 3 500 Hz. But affected by the inherent frequency of sensitive components, its working frequency is 10 Hz～1 000 Hz, and the sensitivity is 8.718 0 V/(m·s-2). This accelerometer can detect the dynamic range of acceleration signal real-timely, steadily and accurately, solving the dissymmetrical problem of light path caused by circumstances and the complexity of process.