An Asynchronous Implementation of Add-Compare-Select Processor for Communication Systems

A novel asynchronous ACS(add-compare-select) processor for Viterbi decoder is described.It is controlled by local handshake signals instead of the globe clock.The circuits of asynchronous adder unit,asynchronous comparator unit,and asynchronous selector unit are proposed.A full-custom design of asynchronous 4bit ACS processor is fabricated in CSMC-HJ 0.6μm CMOS 2P2M mixed-mode process.At a supply voltage of 5V,when it operates at 20MHz,the power consumption is 75.5mW.The processor has no dynamic power consumption when it awaits an opportunity in sleep mode.The results of performance test of asynchronous 4bit ACS processor show that the average case response time 19.18ns is only 82% of the worstcase response time 23.37ns.Compared with the synchronous 4bit ACS processor in power consumption and performance by simulation,it reveals that the asynchronous ACS processor has some advantages than the synchronous one.     

VB高速译码算法及其FPGA实现

根据DVB-T标准中FEC内码的要求,采用FPGA技术实现了R=1/2,64状态,基4,16电平软判决高速Viterbi译码器.通过将原有基2蝶形运算分裂为基4蝶形运算,构造出4路ACS单元.由4个4路ACS单元构成的基4 ACS模块一次可以得到4个状态的两步路径更新,使得译码速度提高了1倍.同时在FPGA设计时进行了减小面积和降低功耗的优化.     

基于FPGA的高速Viterbi译码器优化设计和实现

卷积码作为信道纠错编码在通信中得到了广泛的应用,而其相应的Viterbi译码器随着约束度N的增大其硬件复杂度成指数增加,硬件复杂度的大小决定译码速度。采用预计算的思想,避免了常规算法中的重复计算;对Viterbi译码器的核心模块ACS进行了优化设计,提出了一种FPGA实现方案,简化了接口电路、提高了速度。     

智能综合网络告警收集系统在电力通信系统中的应用

近几年伴随电力行业发展,电力通信在确保电力调度安全方面的作用日益突出。但由于原有“分散式维护”方式完全依赖维护人员人工巡视,要实现365×7×24 h的巡视量和故障第一时间100%发现率几乎是不可能完成的任务。为此四川电力从20世纪90年代起就一直致力于建立一套“综合网管系统”,以实现“集中监控、集中管理、集中维护”的新维护体制。但由于各专业、各设备厂家所提供的接口协议无法统一和维护端口不开放,造成“综合网管系统”在物理层无法实现。为此,避开物理层,以“综合网络告警收集系统”主要在协议层完成“综合网管”功能。     

基于自适应蚁群算法的矩形件排样优化

蚁群算法是一种新型的进化算法,但它与其他进化算法一样也存在容易陷入局部搜索空间等缺陷。将蚁群算法引入到矩形零件的排样优化问题中,根据待排矩形零件面积和长宽比对每个蚂蚁节点赋予一定的初始信息量,同时对基本蚁群系统中的状态转移概率与信息素挥发因子做了适当改进,使其拥有自适应调节作用,从而有效的避免了蚂蚁长时间陷入局部搜索空间,使算法能在较短的时间内收敛到全局最优或近似最优解。最后两个实例表明,此算法用于求解矩形件排样问题是有效的。     

An improved ant colony algorithm and its application in optimal routing problem

Ant colony system(ACS),a kind of ant colony algorithm,is an effective way of solving shortest path problem,however,it has some defects.In this paper,ACS is improved for avoiding getting stuck in a local minimum,whose defects mainly include the following two aspects:initial pheromone solution and pheromone updating.In order to learn the advantages of improved ant colony system(IACS),experiments are conducted for some times.First,it is applied to 8 traveling salesman problem(TSP)instances,and compared with three self-organizing map(SOM)algorithms.Then the author analyzes the space complexity and convergence of two algorithms and compares them.Simulation results show that IACS has much better performance in solving TSP,and it has certain theoretical reference value and practical significance.     

ACS800变频器在莱钢转炉上的应用

介绍ABB公司ACS800变频器直接转矩（DTC）功能在莱钢转炉倾动控制及氧枪控制上的应用及多传动系统参数的设定。     

ACS对钙离子吸附性能的研究

自制的ACS是一种带有支链的改性天然高分子物质,其羧基取代度为0.57,阳离子取代度为0.02.吸附动力学研究表明,ACS对Ca2+的吸附速率快,两者之间有较强的吸附作用力,且吸附动力学曲线只出现一个"平台".等温吸附研究表明,ACS对Ca2+的吸附符合Langmuir模式和Freundlich模式,为单分子化学吸附.吸附量随pH值的升高而增加,当pH值>6.5,并基本保持不变时,在实验浓度范围内,吸附量随着Ca2+初始浓度的增加而升高,当Ca2+加入量为3.93 mmoL/L,ACS用量为2.0g/L,pH值为6.5±0.1时,25℃、45℃、65℃的平衡吸附量分别为0.687、0.743和0.826 mmol/g;当Ca2+初始浓度为0.983 mmoL/L时,ACS的用最为2.0 g/L达到最佳效果,用量继续增加,吸附量反而下降.     

高速低功耗维特比译码器的设计与实现

提出了一种基于改进T 算法和回溯法的高速低功耗维特比 (Viterbi)译码器 该译码器采用了并行和流水结构以提高速度 ,减少了加 比 选模块中不必要的操作 ,并在回溯过程中采用了幸存路径复用的方法 ,为利用时钟关断技术降低系统功耗提供了可能 利用 0 2 5 μmCMOS工艺 ,成功地设计并实现了 (2 ,1,7)Viterbi译码器 ,其电路规模约为 5万等效门 ,芯片内核面积为 2 18mm2 ,译码速度可达 10 0MHz,而译码延迟仅为 32个时钟周期 ,可用于高速数字通信系统如DTV或HDTV等场合中     

利用有限资源实现高速Viterbi解码

文中提供一种分组方法简单，兼顾连线复杂性与存储空间有限性的Viterbi解码方法，并提出三种处理方法，可以依据实际情况选定所需的处理结构。