一种小型高集成智能测试装置的设计与实现

介绍了一种采用单片机、PSD、CPLD和电压调理电路等主要组件设计的一类针对安全关:键系统的信息采集与控制装置。实际测试表明,这种设计方法不仅是高效可行的,也是保证测试装置小型化、集成化、智能化和提高测试系统可靠性的途径之一。     

嵌入式实时系统中断管理技术研究

嵌入式实时系统中断管理技术直接影响到系统的实时响应性能。本文通过对嵌入式内核中断管理技术的研究,归结出“中断前-后段处理”模型;同时,针对一些处理器中多个外部中断共用一个向量的问题,提出一种单向量多中断处理映射技术,并在PowerPCMPC860处理器上实现DeltaOS内核时,验证此技术的有效性。     

嵌入式系统引导技术研究

以PowerPC8xx系列处理器为例,通过对此类处理器的引导模式、引导代码的编写和调试,以及如何引导操作系统执行等问题的研究,探索嵌入式系统引导过程的一种解决方案。     

求解二次分配问题的改进禁忌搜索算法

针对二次分配问题,提出了一种改进禁忌搜索算法ITS。ITS基于"集中和分散"策略,由局部搜索和精英重组两个步骤经过多次迭代完成。局部搜索采用RTS(Robust Tabu Search)。在精英重组步骤,对局部优化解中的优良个体采用MPX交叉操作,得到新的可行解。在QAPLIB典型实例上的实验结果表明,与RTS相比,改进后的禁忌搜索算法具有更优的性能。     

非精确任务集的容错单调比率调度

Meeting deadline and geting high throughput are the main objective of real-time system.They are both important,but sometimes incompatible,such as reserving resource for fault tolerance.We describe a new scheme,through making use of the fualt-tolerant rate-monotonic scheduling and imprecise computation,a real-time system can get high throughput when operating normally and can meet the deadline of critical tasks when there are one or more transient error.     

基于元对象的防危核技术

1 引言安全关键系统指系统运行出错将造成严重的财产,甚至人员损失的计算机系统,这类系统广泛存在于航空航天、国防、交通运输、能源和医疗卫生等诸多领域中。近年来的研究数据显示,随着用户需求日趋复杂,计算机硬件可靠性的不断提高,计算机系统70％以上的错误来自于软件。因此,软件的可靠性已经成为系统可靠性的决定因素。防危性是计算机系统可靠性的重要组成部分,由于安全关键系统出错后果的严重性,用户对其防危性有着极其严格的要求。     

实时CORBA绑定模型的设计和实现

在分布式系统中,绑定是对象间交互的基础。实时CORBA的绑定模型过于简单,不能对绑定进行很好的控制和管理。文中提出了一个CORBA绑定模型,它支持建立具有QoS要求的绑定,并能够控制和管理已经建立的绑定。同时,该模型还具有协议可插入性的特点     

安全关键系统高可信保障技术的研究

1 引言安全关键系统SCS(Safety Critical Systems)是指系统功能一旦失效将引起生命、财产的重大损失以及环境可能遭到严重破坏的系统。这类系统广泛存在于航空航天、国防、交通运输、核电能源和医疗卫生等诸多安全关键领域中。而高可信(Ultradependability)则是指系统在任务开始时可用性给定的情况下,在规定的时间和环境内能够使用且能完成规定功能的能力,即系统“动则成功”的能力。随着现代社会的高速发展及不稳定因素的存在,安全关键系统日益庞大和复杂,带来了系统可靠性和安全性的下降、投资增加、研发周期加长、风险增加。安全关键系统的应用环境也更加复杂和恶劣,从陆地、海洋到天空、太空,安全关键系统的使用环境不断地扩展和更加严酷。严酷的环境对系统高可靠、高安全性等综合特性的实现提出了严峻的挑战。除此,系统要求的持续无故障任务     

一种嵌入式GUI软件结构实现方案

综合比较了嵌入式GUI的几种实现方式,结合嵌入式系统的特点,研究了嵌入式GUI中的关键技术,分析了嵌入式GUI与普通GUI系统的不同之处,提出一种通用的嵌入式图形用户界面系统的设计思想和体系结构,这种嵌入式GUI实现方案具有轻型、占用资源少、可剪裁等特点。     

系统级芯片测试调度最优总线指定方法

为了缩短采用系统级芯片设计的电子产品的测试时间,提出了一种基于遗传算法的系统级芯片测试调度总线指定方法。在该方法中,建立了最优测试调度的遗传算法模型。为了使算法过程更稳健,更快地趋近于全局最优解,在传统遗传算法的基础上引入了差分进化、精英策略、自适应变异等几种机制,并通过实验与基于整数线性规划的测试调度方法进行比较,结果表明,所需的测试时钟周期数较少,适应于测试大规模系统级芯片。