PMSM相电流ADC采样精度正交试验分析

为提高基于TMS320F2812永磁同步电动机(PMSM)伺服驱动系统相电流采样精度,在硬件电路确定的情况下,采用正交试验方法研究ADC时钟频率、采样窗口、采样次数和滤波方法等因素对ADC采样精度的影响。试验结果表明,各因素对ADC采样精度影响主次顺序依次为滤波方法、采样次数、采样窗口、ADC时钟频率。根据正交试验确定出ADC最优参数设定为算术平均滤波、采样次数7次、采样窗口7个、ADC时钟频率2.5 MHz。采用该最优参数在TMS320F2812板卡上进行ADC采样,结果是对多个稳定电压的ADC采样相对误差在0.5%以内,对动态变化的相电流采样波形平滑,相位差误差在±1°范围内。实验证实在硬件电路一定的情况下采用正交试验法可以获得确保ADC采样精度较高的最优参数设定值,进而提高交流PMSM相电流ADC采样精度,获得更优的伺服驱动系统控制性能。     

FPGA实现海德汉绝对式编码器与上位机的智能通讯

为实现EnDat绝对式编码器与上位机之间的通讯,采用现场可编程逻辑器件(FPGA)设计一种EnDat 绝对式编码器通讯接口.该接口主要由RS-485收发芯片、光电隔离电路、可编程逻辑器件FPGA组成.根据FPGA模块化设计特点,把FPGA内部处理电路划分为若干功能模块,分别对这些模块进行设计,完成对编码器输出信号的串并转换、CRC校验等功能.实验结果表明:基于FPGA所设计的智能通讯接口能够实现EnDat绝对式编码器与上位机之间的通讯.     

基于FPGA的绝对式编码器的解码电路设计

为获取TS5643N100型绝对式编码器的位置和状态信息,提出采用现场可编程逻辑器件(Field Pro-grammable Gate Array,FPGA)编程实现TS5643N100型绝对式编码器的解码电路,并将这些信息作为反馈信号输入伺服控制器.该FPGA解码电路采用模块化设计,其主要包括对编码器输出信号的解码、串并转换、CRC校验和数据分离处理等.实验结果表明,所设计的FPGA解码电路能够实现TS5643N100型绝对式编码器和后续处理器之间的通讯,便于上位机控制器读取编码器采集的信息,可以替代价格昂贵的AU5688专用转换芯片,进而简化系统结构设计,降低产品成本.