超薄氮氧叠层栅介质的金属栅pMOS电容的电学特性

研究了高质量超薄氮化硅/氮氧化硅(N/O)叠层栅介质的金属栅pMOS电容的电学特性,制备了栅介质等效厚度小于2nm的N/O复合叠层栅介质,该栅介质具有很强的抗硼穿通能力和低的漏电流.实验表明这种N/O复合栅介质与优化溅射W/TiN金属栅相结合的技术具有良好的发展前景.     

Dry etching of poly-Si/TaN/HfSiON gate stack for advanced complementary metal-oxide-semiconductor devices

A novel dry etching process of a poly-Si/TaN/HfSiON gate stack for advanced complementary metal-oxide-semiconductor（CMOS） devices is investigated.Our strategy to process a poly-Si/TaN/HfSiON gate stack is that each layer of gate stack is selectively etched with a vertical profile.First,a three-step plasma etching process is developed to get a vertical poly-Si profile and a reliable etch-stop on a TaN metal gate.Then different BCl₃-based plasmas are applied to etch the TaN metal gate and find that BCl₃/Cl₂/O₂/Ar plasma is a suitable choice to get a vertical TaN profile.Moreover,considering that Cl₂ almost has no selectivity to Si substrate, BCl₃/Ar plasma is applied to etch HfSiON dielectric to improve the selectivity to Si substrate after the TaN metal gate is vertically etched off by the optimized BCl₃/Cl₂/O₂/Ar plasma.Finally,we have succeeded in etching a poly-Si/TaN/HfSiON stack with a vertical profile and almost no Si loss utilizing these new etching technologies.     

金属Ni诱导横向晶化的结构及工艺进程的优化

研究了用Ni进行金属诱导横向晶化(MILC)制备大尺寸多晶硅晶粒的结构改进和工艺条件优化,改进了MILC的结构,通过在埋层氧化层上开出与衬底相连的籽晶区,减少了大晶粒多晶硅中的缺陷分布;同时在前人的基础上优化了退火温度及时间,用Secco腐蚀液观察了晶粒大小和间界分布,最后得到了质量更好的大晶粒多晶硅,其大小在70～80μm左右.同时讨论了MILC后生成的NiSi2的去除方法,成功地去除了高温退火后生成的NiSi2,大大减小了Ni在多晶硅层中的分布,保证了将MILC方法成功应用于实现深亚微米器件的研究中.     

恒压应力下超薄Si3N4/SiO2叠层栅介质与SiO2栅介质寿命比较

以等效氧化层厚度(EOT)同为2.1nm的纯SiO2栅介质和Si3N4/SiO2叠层栅介质为例,给出了恒定电压应力下超薄栅介质寿命预测的一般方法,并在此基础上比较了纯SiO2栅介质和Si3N4/SiO2叠层栅介质在恒压应力下的寿命.结果表明,Si3N4/SiO2叠层栅介质比同样EOT的纯SiO2栅介质有更长的寿命,这说明Si3N4/SiO2叠层栅介质有更高的可靠性.     

新结构MOSFET

和传统平面结构MOSFET相比，新结构MOSFET具有更好的性能(如改善的沟道效应(SCE)，理想的漏诱生势垒降低效应(DIBL)和亚阈值特性)和更大的驱动电流等。文章主要介绍了五种典型的新结构MOSFET，包括平面双栅MOSFET、FinFET、三栅MOSFET、环形栅MOSFET和竖直结构MOSFET。随着MOSFET向亚50nm等比例缩小，这些新结构器件将大有前途。     

自对准硅化物工艺研究

对适用于深亚微米CMOS器件的各种自对准硅化物工艺进行了讨论，并对不同硅化物薄膜的特性进行了分析。结果表明，随着大规模集成电路特征尺寸的不断缩减及其对器件性能要求的不断提高，常规Ti和Co的自对准硅化物工艺已经不能满足器件特征尺寸进一步缩小的需要；Ni的自对准硅化物工艺可以很好地满足超深亚微米及纳米器件对硅化物的需求。     

高性能42nm栅长CMOS器件

研究了20～50nm CMOS器件结构及其关键工艺技术,采用这些创新性的工艺技术研制成功了高性能42nm栅长CMOS器件和48nm栅长的CMOS环形振荡器.在电源电压VDD为±1.5V下,NMOS和PMOS的饱和驱动电流Ion分别为745μA/μm和-530μA/μm,相应的关态漏电流Ioff分别为3.5nA/μm和-15nA/μm.NMOS的亚阈值斜率和DIBL分别为72mV/Dec和34mV/V,PMOS的亚阈值斜率和DIBL分别为82mV/Dec和57mV/V.栅长为48nm的CMOS 57级环形振荡器,在1.5V电源电压下每级延迟为19.9ps.     

体硅衬底上的CMOS FinFET

介绍了一种制作在普通体硅上的CMOS FinFET.除了拥有和原来SOI上FinFET类似的FinFET结构,器件本身在硅衬底中还存在一个凹槽平面MOSFET,同时该器件结构与传统的CMOS工艺完全相容,并应用了自对准硅化物工艺.实验中制作了多种应用该结构的CMOS单管以及CMOS反相器、环振电路,并包括常规的多晶硅和W/TiN金属两种栅电极.分析了实际栅长为110nm的硅基CMOS FinFET的驱动电流和亚阈值特性.反相器能正常工作并且在Vd=3V下201级CMOS环振的最小延迟为146ps/门.研究结果表明在未来VLSI制作中应用该结构的可行性.     

电子束曝光UV3正性抗蚀剂的工艺研究

为了在体硅CMOSFinFET中用等离子体腐蚀精细凹槽图形，研究了将电子束直写曝光用于原为深紫外光学曝光的UV3正性抗蚀剂的工艺技术；详细分析了包括膜厚、曝光能量、曝光剂量、显影时间、设计尺寸和衬底材料等在内的各类工艺参数与实际曝光图形效果的关系；特别指出了曝光过程中特有的延迟效应及解决办法。采用最终的优化工艺条件，得到了合适的图形效果。     

金属Ni诱导横向晶化的结构及工艺进程的优化

研究了用Ni进行金属诱导横向晶化(MILC)制备大尺寸多晶硅晶粒的结构改进和工艺条件优化,改进了MILC的结构,通过在埋层氧化层上开出与衬底相连的籽晶区,减少了大晶粒多晶硅中的缺陷分布;同时在前人的基础上优化了退火温度及时间,用Secco腐蚀液观察了晶粒大小和间界分布,最后得到了质量更好的大晶粒多晶硅,其大小在70～80μm左右.同时讨论了MILC后生成的NiSi2的去除方法,成功地去除了高温退火后生成的NiSi2,大大减小了Ni在多晶硅层中的分布,保证了将MILC方法成功应用于实现深亚微米器件的研究中.