计及谐波和死区影响的IPT系统时域建模与软开关特性分析

LCC-S补偿感应电能传输(IPT)系统的原边逆变桥输出电流包含丰富的谐波分量,采用传统的基波分析法进行分析会带来较大的误差。针对该问题,文中考虑谐波和死区的影响,将谐波含量少的线圈支路用基波模型近似表示,保留富含谐波的输入脉冲激励电压,在基波模型基础上建立简化的时域分析模型。基于该时域模型,对系统参数进行优化,实现开关管的零电压开关(ZVS)。最后,搭建了1 kW实验样机,实验结果验证了所提模型的准确性,系统在宽工作范围内实现了ZVS软开关,当输出功率100 W以上时系统效率均高于90%,且最高效率达到95.6%。     

动态无线能量传输系统中的通信网络

为了解决电动汽车发展中的充电不便及续航不足的问题,在无线能量传输WPT（wireless power transfer）技术研究基础之上,动态无线能量传输DWPT（dynamic wireless power transfer）系统的研究得到了越来越多的关注。建立及时、高速、稳定的数据通信网络,对于分段式DWPT系统中进行车-源协调控制、实现电动汽车电池荷电状态信息和车辆位置信息的实时共享、保证源的及时投切以及确保系统能够提供有序高效的供电过程至关重要。对分段式DWPT系统中的通信网络需求、原边布置与通信网络架构的关系进行了阐述,通过采用原边CAN总线通信及原副边基于SPI接口设置的无线通信模块nRF24L01,构建了实例系统中的网络通信架构,并在构建的小功率DWPT演示平台上对所提通信网络进行了实验验证。     

基于IEEE Std1500的IP核并行测试控制架构设计

随着IEEE 1500标准的不断推广应用,兼容该标准的IP核也越来越多,具有IEEE 1500标准结构的IP核也被越来越多的应用到片上系统的设计中;由于IEEE 1500标准定义了外壳架构和测试访问机制,因此如何实现片上系统中IP核的外壳架构和测试访问机制的测试控制便成为研究的热点问题;文章在研究标准的基础上,基于外壳架构和CAS-BUS测试访问机制,提出IP核的并行测试控制架构,通过多IP核的仿真时序图分析,验证了测试控制架构的有效性;该架构能够实现多IP核的并行测试控制,节约了测试时间,提高了测试效率,为片上系统的测试控制提供一种新思路。     

数字IP核的IEEE Std1500外壳架构设计研究

IP核可测试性架构的多样性、互不兼容性给SoC的测试带来不便,IEEE Std1500针对此问题提出了一种标准的、可配置的可测试性架构,如何设计实现这种架构便成为SoC测试研究的热点问题.基于IEEE Std1500,利用边界扫描技术,结合自行设计的IP核,本文给出标准化架构的设计过程,利用quartus ii平台仿真验证了多种测试指令下设计的有效性.提出的外壳并行配置设计打破传统串行测试的局限性,为实现SoC中IP核的并行测试、缩短测试时间提供新的思路.     

一种基于多分辨率建模的雷达仿真方法

目前已经陆续装备部队的对空情报雷达普遍采用了大量新技术。在分析目前雷达仿真方法不足的基础上,根据现代雷达数字化技术特点,从工程应用的角度出发,提出了雷达真实信号实际算法仿真方法。为了寻求普通硬件资源下的高仿真效果,提出了多分辨率模型的常规雷达仿真方法,构建了多分辨率模型的各组成模块,并用实例验证了该仿真方法的可行性和可...