Verilog HDL语言在FPGA/CPLD开发中的应用

通过设计实例详细介绍了用Verilog HDL语言开发FPGA／CPLD的方法，并通过与其他各种输入方式的比较，显示出使用Verilog HDL语言的优越性。     

新型ISP通用数字电路实验系统的原理与设计

本文介绍了深圳大学EDA技术中心采用国际上先进的ISP－CPLD（In－SystemProgrammable-ComplexProgrammableLogicDevice，在线可编程的复杂逻辑器件）技术设计和研制的新型通用数字电路实验系统的原理和结构，讨论了其应用方法和功能特点，分析了采用HDL语言进行逻辑设计和由CPLD现场定义数字逻辑的基本过程。     

一种3V CMOS音乐集成电路的设计原理

介绍了一种数字式全定制音乐集成电路设计原理。对伪音阶发生器、节拍发生器等子电路作了较详细的叙述。采用这种原理可设计出单芯片驱动压电陶瓷和发光二极管的音乐集成电路，该电路无须外接电阻、电容，可存储数首歌曲；另外，还可设计出一种数字音频程控频率合成器，时钟为ｆ０时，可控频率范围为ｆ０２～ｆ０２Ｎ。     

利用MAX+PLUSⅡ设计数字电路

MAX＋PLUSⅡ开发工具是美国Altera公司自行设计的一种CAE软件工具，是EDA技术的有力工具，以一个实际电路设计为例，说明了用其设计数字电路的方法。     

最高的完成度——Meridian DSP8000数字音箱

将功率放大器集成到音箱中,这在1970年时的专业音响领域就很流行.那时候在许多电视台和唱片公司的录音棚里都能看到有源Spendor音箱的身影.但在发烧音响领域里,Meridian却是在这方面勇开先河的公司,它为建立有源发烧音箱概念不懈地努力着.     

数字电路逻辑综合方法

数字电路逻辑综合是90年代为大规模ASIC自动化设计发展起来的一种全新电子设计自动化（EDA）工具。本文将详细介绍逻辑综合工具的结构特点和设计方法．     

电子电路基础课教学实践与体会

本文介绍了在教学过程中面对内容多、学时少、学生基础较弱等困难，对各个教学环节所作的一些改革尝试，和取得的教学效果。     

一种简便实用的全数字锁相环位同步提取电路

提出一种简便实用的全数字锁相环位同步提取电路,着重讨论了数据传输中的关键问题——同步问题,合理地设计了位同步提取电路,简述了环路组成及工作原理,对其性能进行了分析,给出了试验结果。