首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   11篇
  电工技术   11篇
  2016年   1篇
  2011年   1篇
  2010年   3篇
  2007年   5篇
  2006年   1篇
排序方式: 共有11条查询结果,搜索用时 31 毫秒
1.
组合电路可测试性技术的研究   总被引:3,自引:2,他引:1  
随着集成电路设计规模的不断增大,在芯片中特别是系统芯片SOC(system on a chip)中组合电路的可测试性设计方法变得越来越重要.本文采用内建自测试技术对组合电路进行可测试性设计.文中详细分析了组合电路内建自测试的实现原理,通过将测试生成及响应分析逻辑置入电路内部,提高了电路的可控制性和可观察性,从而可使该电路的测试和诊断快速而有效.最后对8位行波进位加法器的内建自测试设计过程进行了详细分析,并通过MAX plusⅡ进行了实现.  相似文献
2.
混合BIST对象建模及结构分析   总被引:1,自引:1,他引:0  
介绍一种基于谱分析的混合信号BIST分析方法,包括被测电路模型建立,即利用Volterra级数来描述,阐述这种BIST测试方案。以硬件开销较小的伪随机信号作为输入激励,通过谱估计方差较小的Welch算法进行谱分析,计算出Volterra频域核来进行故障诊断,可使测量过程高效、准确。最后利用MATLAB仿真分析验证了方案的可行性,使测试方案具有较好的实用性和通用性。  相似文献
3.
针对一种基于折叠集的test-per-clock结构的混合模式BIST进行了低功耗优化设计.该设计方案针对伪随机测试序列与折叠测试序列采用了不同的方法来优化测试生成器,在电路结构上利用双模式LFSR将两部分测试生成器有机地进行了结合.  相似文献
4.
针对大多数高速数据采集系统仅从数据采集速度、系统架构等不断优化,鲜有设计时考虑系统可测性等具体问题,在不改变布局布线、不添加额外设备的前提下,运用BIST思想,既实现了数据的高速、实时采集,又达到了对FPGA周边器件的故障检测与定位。  相似文献
5.
随着集成电路工艺和规模的飞速发展,使得VLSI测试变得日益困难,因此测试技术成为VLSI领域的一个重要研究课题。在分析VLSI测试的瓶颈问题基础上,介绍了几种电路分块算法,分析了分块算法对于VLSI测试的必要性。利用分块算法将原始电路划分为若干子块有利于采用不同BIST结构对子块进行测试,使得一定时间内电路翻转次数降低,而功耗也随之降低;通过比较并行BIST和扫描BIST的实验结果,发现并行BIST获得的系统故障覆盖率高于扫描BIST。  相似文献
6.
线性移位寄存器由于具有较好的随机性而用于测试矢量生成,但是一维线性移位寄存器不能生成确定性向量。基于可配置的二维线性移位寄存器(2-DLFSR)矢量生成器,无需存储测试矢量,能生成期望的测试矢量。针对可配置的2-DLF—SR结构,提出了基于矩阵优化设计方法。首先,将期望的测试集划分为互不相容的相容输入集,再通过搜索最大相关项以确定可配置2-DLFSR的结构。经实例验证,该设计方案简单可行,硬件开销进一步减少。  相似文献
7.
设计并实现了一种利用内建自测试(built-in self-test ,BIST )技术对Alteral公司FPGA芯片中嵌入乘法器资源实施故障检测与诊断的方法。该方法利用V HDL语言设计一种独立于乘法器内部结构测试算法,通过3次配置下载,可以检测出芯片中嵌入乘法器资源在工作模式下所有固定故障类型,同时能够对故障乘法器进行定位。最后在被测乘法器测试模型之上设计了完整的BIST 测试电路,通过对该电路的实测,验证了文中测试方法的准确性与有效性。  相似文献
8.
对时延故障测试提出了一种采用累加器实现测试序列生成的方案。该方案通过对累加器作可测性设计,并复用其硬件电路,所生成的测试序列具有单个位跳变特性。已有的理论和实验结果都表明这种单跳变测试序列在时延故障测试中具有比多跳变序列更高的强健故障覆盖率。同以往方法相比,该方案主要特点是具有更低的硬件成本,同时,产生所有单跳变向量的时间也接近理论最小值。由于该方案对系统累加器的复用而减少了对系统的性能开销,可有效的用于强健时延故障内建自测试的测试序列生成。  相似文献
9.
随着集成电路设计规模的不断增大,在芯片中特别是系统芯片SOC(system on a chip)中组合电路的可测试性设计方法变得越来越重要.本文采用内建自测试技术对组合电路进行可测试性设计,详细分析了组合电路内建自测试的实现原理.通过将测试生成及响应分析逻辑置入电路内部,提高了电路的可控制性和可观察性,从而可使该电路的测试和诊断快速而有效.最后对8位行波进位加法器的内建自测试设计过程进行了详细分析,并通过MAX pluslI将其实现.  相似文献
10.
王颖  陈禾 《电子测量技术》2007,30(10):54-57
BIST由于支持全速测试而成为延迟故障测试中引人关注的技术.确定性逻辑BIST(DLBIST)已成功应用于固定故障的测试中.由于DF的随机可测试性低于固定故障,故需要对DLBIST方法进行修改.DF测试需要测试向量对,因而与SAF相比,需要更多的映射与逻辑开销.本文针对广泛应用的所谓跳变故障模型,提出了用于跳变故障测试的DLBIST扩展方法,使用FJ产生向量对.实验结果表明,使用本文方法可以获得较高的故障测试效率.  相似文献
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号