InP/InGaP/GaAsSb/InGaAsSb/InP双异质结双极晶体管设计北大核心

应用半导体器件的电阻电容计算理论和SILVACO ATLAS软件,在综合考虑载流子渡越时间和电阻电容延迟时间对增益截止频率的影响下设计了一种InP/InGaP/GaAsSb/InGaAsSb/InP双异质结双极晶体管(DHBT)结构。该结构中在基区与发射区之间加入P型半导体层以降低基区与发射区之间的电子势垒,并通过引入梯度渐变材料及优化掺杂分布提高基区电场、增强集电区中易趋近于零区域的电场,器件的电流增益截止频率得到显著提升。此外,还列出了InGaP和InGaAsSb材料的禁带宽度和电子亲合势、P型GaAs_(0.51)Sb_(0.49)和InGaAsSb材料的电子迁移率的近似计算公式。     

紫外/氯胺消毒对供水系统中微生物数量分布的影响

针对上海临江水厂紫外/氯胺组合消毒供水系统，研究了紫外关闭前后，紫外/氯胺组合消毒和单氯胺消毒对供水系统中微生物数量分布的影响。结果表明：紫外/氯胺组合消毒对出厂水微生物的消毒效率比氯胺消毒更高。目前工艺条件下，组合消毒可做到对可培养细菌的100%灭活，单氯胺消毒只能达到97.71%～99.98%。单氯胺消毒下，管网异养菌平板计数均值相对紫外/氯胺组合消毒增加128.78%，二次供水异养菌平板计数均值相对增加8.94%，紫外/氯胺组合消毒相对单氯胺消毒可改善管网微生物生长水平，但不能改变管网微生物生长变化规律。二次供水的微生物水平仍明显高于供水管网。二次供水模式中，直供水模式的水质相对最好，水池+水箱供水模式的水质相对最差。相同供水模式下，组合消毒比单氯胺消毒对二次供水微生物的控制效果更好。     

一种数字控制图腾柱无桥PFC的AC/DC电源

阐述一种临界电流模式图腾柱无桥PFC电路。采用基于DSP TMS320F28035的数字控制取代传统模拟控制,简化外围电路。提出一种数字ZCD方案,该方案实现不同输入电压下的零电压、谷底开通,满足高效、高功率密度的要求。以通信电源为例,研制一台176～265V ac输入,600W/28V直流输出的样机。前级PFC的峰值效率为98.8%,整机的峰值效率为94.6%,整机的功率密度达到110W/in3。实验结果验证了设计方案的可行性和先进性。     

轨道车辆大功率高频辅助变流器设计研究

介绍了一种基于LLC谐振变换器的轨道车辆大功率高频辅助变流器设计方法,主要对LLC谐振变换器工作原理、核心器件选型及电磁兼容等关键项点进行理论分析和硬件设计,并通过样机试验验证了设计思路,为轨道车辆大功率高频辅助变流器设计提供理论支撑和工程经验。     

氮磷共掺杂生物质多孔碳材料的制备及其氧还原性能研究

将槟榔原料与一定量的磷酸氢二铵均匀混合，在氮气气氛下制备氮磷共掺杂生物质炭，再与KOH二次煅烧生成孔隙结构发达的杂原子掺杂多孔碳。电化学测试结果表明，杂原子掺杂碳催化剂材料的ORR(氧还原)活性良好，具有优异的稳定性和抗中毒特性。组装的锌-空气电池的测试结果显示，无金属催化剂可与商业20%Pt/C催化剂性能相媲美，表明以生物质为基础的氮磷共掺杂活性炭是一种很有商业价值的氧还原催化剂材料。     

飞机外部照明装置的发射干扰问题及优化措施

结合某型产品DC/DC模块的电磁干扰超标案例,重点分析滤波设计器件选择与电磁干扰的关系,通过GJB 151B-2013中CE102和RE102项目的测试,针对部分频段的超标问题,从设备中的DC/DC模块的滤波电路设计进行故障原因分析,通过合理选择滤波器件、改善其插入损耗等对应的优化措施,解决产品的电磁干扰超标问题,保证测试项目的顺利通过.     

“化学计量”栏目征稿

为了适应化学计量工作的蓬勃开展,本刊将通过"化学计量"栏目,加强与化学计量相关的标准物质、分析仪器、分析技术、分析方法、检定/校准、不确定度评定等的宣传报道力度,欢迎广大计量工作者踊跃投稿。对于有参考、交流价值的稿件,我们将尽快处理、及时刊发。     

压下率对大厚度比Al/Mg/Al层合板性能的影响

采用0.2 mm Al+5 mm Mg+0.2 mm Al的组坯方式,400℃保温10 min热轧制得大厚度比Al/Mg/Al层合板,研究了压下率对其界面结合、镁基材组织及拉伸性能的影响。对压下率为41%、49%和60%热轧制备的Al/Mg/Al层合板进行了界面SEM观察、微观组织观察、拉伸实验及拉伸断口的观察。结果表明,大厚度比Al/Mg/Al层合板在压下率为60%时,边部的附加拉应力造成边裂的出现;经41%压下率热轧可实现界面结合,但存在微缺陷,压下率为49%及以上可实现良好结合;压下率对Al/Mg/Al层合板的屈服强度和抗拉强度影响较小,对其伸长率影响较大。随着压下率增加,伸长率先增加后减小。压下率为49%时,伸长率最大为26%,其原因在于该工艺下镁基材的晶粒均匀细小,韧性提高。     

基于JESD204B协议高速并行8 bit/10 bit解码电路设计

提出了一种高速低延时8 bit/10 bit解码电路结构,采用四路并行通道同时处理输入数据,每一路具有K码检测、输入数据查错功能,能够在输入四路10 bit数据后的一个时钟周期内正确完成解码.所设计的解码电路通过搭建的通用验证方法学系统完成系统级功能验证,并基于65 nm工艺库进行综合、布局和布线,解码电路的面积为1 449 μm2.后仿真结果显示,解码电路的最高工作频率达415 MHz,四路可支持最高16.6 Gibit/s的串行数据传输速率,满足JESD204B协议标准推荐的最高传输速率12.5 Gibit/s的要求.将该解码电路用于支持JESD204B协议的高速数模转换器电路中,经测试,其传输速率最高达10.5 Gibit/s.