A charge sharing–based switching scheme for SAR ADCs

This paper presents an energy-efficient switching scheme for successive approximation register (SAR) analogue-to-digital converter (ADC). The proposed scheme employs charge recycling method to keep the capacitor arrays free of transitional energy between bit generations except reset phase. In comparison with the conventional switching scheme, the proposed one achieves 100% transitional energy saving without considering reset phase. In addition, configuration of a 10-bit SAR ADC shows that the proposed switching scheme reduces the capacitor area by 25% compared with the conventional switching scheme.     

MCML结构高速数模转换器的设计

本文基于MCML结构,采用TSMC 0．18μm 1P6M CMOS标准工艺设计方法,通过模拟仿真试验,设计出了一个8位分段式全温度计编码的高速数模转换器,该电路在采样频率为1 GHZ,输入正弦波频率为122 MHz时,SFDR达到了58．35 dB,在采样频率为2 GHZ,输入正弦波频率为244 MHz时,SFDR达到了50．21 dB。     

基于FPGA实现塔康地面信标信号发生器设计

为满足某型飞机塔康设备检测仪器要求,对其提供稳定、可靠、多样的塔康地面信标信号.设计利用Ahera公司的EP4CE6E22C8为控制核心,以DAC813JP为DA转换器,运用DDS基本原理,通过QuartusⅡ软件编写塔康地面信标信号发生器的每个单元模块,最终完成整个设计方案.并进行了Matlab与QuartusⅡ相结合的仿真验证,同时设计连接了外部电路.相较于传统塔康地面信标信号发生器操作简单,便于升级,能够满足检测仪器的各项要求.     

Multiple material domain‐based computational tools for ease assessment of modal parameter in photonic crystal fibers

We report here the development of two computational tools PCFPS (Photonic Crystal Fiber Parameter Study) and PCFPA (Photonic Crystal Fiber Parameter Analysis), equipped with graphical user interface (GUI) for modeling of photonic crystal fiber. The tools are based on different structural parameters, and they provide characteristic analysis of the modal parameters from the structural parameters. The main feature of PCFPS is that it enables the user to find out the values of each defining modal parameter that has an immense contribution towards the manufacture of photonic crystal fiber. Additionally, PCFPA allows the user to observe the variation in the modal parameters with respect to the changes in structural parameters (such as d, Λ, d/Λ, and λ/>Λ). Besides their ease of use, these two schemes have high computational precision and adaptability, giving a novel platform to optical engineers to modulate the microstructured fibers according to their requirement.     

12bit 800MSPS电流舵结构的高速DAC设计

本文设计了一个分辨率为12位，采样频率为800MHz的高速电流舵结构DAC。该设计基于TSMC0．18umCMOS工艺，采用了二进制码控制和温度计码译码控制相结合的方式，从而在降低DNL误差和减小毛刺的同时，又能实现较小的芯片面积和功耗。为达到高的精度和高的转换速度，该设计在系统结构、电路结构以及芯片版图等方面都做了优化。     

DYL高速视频12位DAC的研制

文中介绍了以我国独创的DYL多元逻辑电路为基础,并配合了申请国家发明专利的高速差动电压模拟开关构成的12位高速DAC转换器。同时解决了以往高速转换器输出阻抗、使用范围受限的缺点。同时对所研制的高速DAC在结构、工艺、修正技术及测试上进行了多方面的研究探讨。     

一种应用于10 MHz 8位SAR ADC的分段式DAC电路设计

为了实现8位高性能的SAR ADC,设计了一种应用于8位SAR ADC的分段式结构DAC电路。采用二进制电容阵列,减小电容取值范围,有效提高精度,同时加快电容充放电速度,有效降低功耗,减小面积和成本。采用SMIC 65 nm CMOS工艺,工作于1.2 V电源电压,10 MHz采样频率,使用Cadence公司Spectre系列软件对设计的电路进行仿真。仿真结果显示,该分段式DAC电路可以有效实现8位数模转换,已成功应用于8位SAR ADC。     

可程控核能谱信号放大器设计

为了提高能谱测量系统中放大成形部分的灵活性,采用单片机控制DAC与一级放大结合的方法,研制一种放大倍数可程控的核能谱信号放大器,使其能同时适用于X荧光仪,伽玛谱仪等核能谱测量仪器,实现0～100倍程控放大。试验测试结果表明,设计电路完全达到设计指标要求。     

10-bit TFT-LCD源驱动电路的设计

DAC和驱动Buffer是TFT-LCD源驱动电路芯片中的重要模块,决定着芯片的主要性能。文章讨论了传统的R-DAC结构及其用于10-bit TFT-LCD源驱动电路时的弊端,详细阐述了新型R-DAC+C-DAC的原理以及设计方法,并采用0.35μm 5VCMOS工艺设计和实现了该电路。Hspice仿真结果表明,所设计的DAC电路的DNL和INL分别小于0.4LSB和1.5LSB,输出电压的建立时间小于3.5μs。该新型结构DAC的面积约是传统结构面积的1/8,且能够实现10亿色(210×210×210)的全真彩显示。     

4通道16位1.25GSPS DAC锐降功耗65%速度提升25%

面对无线基站制造商在既可确保低功耗,又能突破带宽与性能限制的系统情况下德州仪器(TI)推出了目前业界最高采样率和最低功耗的4通道16位DAC(数模转换器)DAC3484。TI模拟产品应用工程师冷爱国介绍说,新推出的DAC3484是专门针对3G、LTE、WiMAX