一种高精度流水线 ADC 系统设计与建模方法

针对传统模数转换器(analog to digital convertor,ADC)设计复杂度高、仿真迭代时间长的问题,提出了一种高精度 ADC系统设计与建模方法。该方法以10 bit 50 MHz 流水线 ADC为例,首先选取分离采样架构,进行电路的s 域变换理论分 析;其次对电路中各种非理想噪声的表达式进行精确推导,根据系统中的运放功耗指标进行参数优化;最后分别在 MATLAB 和 Cadence 软件中建立模型,进行100点蒙特卡洛仿真。仿真结果表明,在 TSMC180 nm工艺失配下,该流水线 ADC有效位 数达到9.70 bit, 无杂散动态范围维持在76 dB 附近,微分非线性在0.3 LSB以内,积分非线性在0.5 LSB以内,核心功耗在 8mW, 该分析方法在保证流水线 ADC 优异性能的同时,大幅提高了设计效率。     

压控振荡器相位噪声的一种建模研究方法

电感电容压控振荡器（LC-VCO）是无线收发电路中的重要单元,它的频谱纯洁度将直接影响频率合成后的信号频谱,所以相位噪声是VCO的最重要的指标之一。提出了一种研究LC-VCO相位噪声的方法,使用VerilogA语言建立可控噪声和可控寄生电容的晶体管模型,通过用所建立的模型代替原有的spice晶体管模型来构成LC-VCO电路并进行仿真,能够对噪声和寄生电容进行开关控制,从而观察不同的噪声源以及不同的寄生特性对电路相位噪声的影响。使用该晶体管模型,仿真验证了噪声滤波理论中差分对管结电容对最优电感值选取的影响以及滤波电感对白噪声和闪烁噪声不同的抑制作用。     

基于40nm CMOS工艺电路的NBTI退化表征方法

负偏压温度不稳定性(NBTI)退化是制约纳米级集成电路性能及寿命的主导因素之一,基于40 nm CMOS工艺对NBTI模型、模型提参及可靠性仿真展开研究。首先对不同应力条件下PMOS晶体管NBTI退化特性进行测试、建模及模型参数提取,然后建立了基于NBTI效应的VerilogA等效受控电压源,并嵌入Spectre^TM仿真库中,并将此受控电压源引入反相器及环形振荡器模块电路中进行可靠性仿真分析,可有效反映NBTI退化对电路性能的影响。提出了一套完整可行的电路NBTI可靠性预测方法,包括NBTI模型、模型参数提取、VerilogA可靠性模型描述以及电路级可靠性仿真分析,可为纳米级高性能、高可靠性集成电路设计提供有效参考。