排序方式: 共有190条查询结果,搜索用时 15 毫秒
1.
2.
针对W波段毫米波片上雷达系统的小型化、高集成度、低功耗应用,本文基于0.13 μm Bi-CMOS工艺提出了一种工作在94 GHz的小型化新型短路微带片上天线。该天线基于传统四分之一波长短路微带天线(Shorted Patch Antenna, SPA)结构,通过引入对称反向接地的寄生SPA,显著降低了天线H面的交叉极化。同时寄生SPA引入了新的谐振点,有效提高了天线的带宽。为了实现小型化的应用,本文通过引入容性加载,进一步减小了片上天线的尺寸。天线馈电采用共面集成波导(CPW)直接馈电形式,以便于毫米波GSG探针平台的测试。仿真结果显示,天线增益约为-3.2 dBi,-10 dB相对带宽为4.4%,E面、H面交叉极化分别为53.7 dB和28 dB,辐射效率大于10%。与传统四分之一波长短路微带天线相比,提出的天线-10 dB相对带宽提高了2.5%,H面交叉极化降低了16.5 dB,天线尺寸缩小了32.5%。 相似文献
3.
4.
5.
PWM/PFM双模调制的高效率DC/DC开关电源 总被引:4,自引:0,他引:4
利用根据负载电流的大小改变调制模式的方法实现了一种降压型高转换效率的DC/DC开关电源,并采用二次集成的方式在芯片内部集成了功率p-M O SFET。当控制电压占空比小于20%时,采用PFM(Pu lse-F requency M odu lation)模式调制;占空比大于20%时,采用PWM(Pu lse-W idth M odu lation)模式调制,平均转换效率约为93%,输出电流范围可以从0.01 A到3.0 A。当输出驱动电流为3.0 A时,整个调制控制电路的功耗仅为6.0 mW。输入电压为5 V时,负载调整率小于1.5%;负载电流为0.01 A时,线性调整率小于0.5%。 相似文献
6.
提出了一种用于逐次逼近模数转换器的高能效高线性度开关电容时序。相较于典型的基于VCM的开关原理,该开关时序可减少37%的开关能量,并具有更高的线性度。该开关时序已应用于1V,10位300kS/s的SAR ADC,并在0.18μm标准CMOS工艺下成功流片。测试结果表明,在1V电源电压下,此SAR ADC的SNDR为55.48dB,SFDR为66.98dB,功耗为2.13μW,品质因数到达14.66fJ/c-s。DNL和INL分别为0.52/-0.47 LSB和0.72/-0.79 LSB,并且与静态非线性模型一致,最大INL出现在 VFS/4处和3VFS/4处。 相似文献
7.
采用7级子ADC流水线结构设计了一个8位80MS/s的低功耗模数转换电路。为减小整个ADC的芯片面积和功耗,改善其谐波失真和噪声特性,重点考虑了第一级子ADC中MDAC的设计,将整个ADC的采样保持电路集成在第一级子ADC的MDAC中,并且采用逐级缩放技术设计7级子ADC的电路结构,在版图设计中考虑每一级子ADC中的电容及放大器的对称性。采用0.18μm CMOS工艺,该ADC的信噪比(SNR)为53dB,有效位数(ENOB)为7.98位,该ADC的芯片面积只有0.56mm2,典型的功耗电流仅为22mA。整个ADC性能达到设计要求。 相似文献
8.
采用逐次逼近方式设计了一个12位的超低功耗模数转换电路。为减小整个ADC的芯片面积、功耗和误差,提高有效位数,对整个ADC的采样保持电路结构进行了精确的设计,重点考虑了其中的高精度比较器电路结构;对以上两个模块的版图设计进行了精细的布局。采用0.18μmCMOS工艺,该ADC的信噪比(SNR)为72dB,有效位数(ENOB)为11.7位,该ADC的芯片面积只有0.36mm2,典型的功耗仅为40μW,微分非线性误差DNL小到0.6LSB、积分非线性误差INL只有0.63LSB。整个ADC性能达到设计要求。 相似文献
9.
SiGe BiCMOS提供了性能极其优异的异质结晶体管(HBT),其ft超过70 GHz,β>120,并具有高线性、低噪声等特点,非常适合高频领域的应用。基于SiGe BiCMOS工艺,提出了一种高性能全差分超高速比较器。该电路由宽带宽前置放大器和改进的主从式锁存器组成,采用3.3 V单电压源,比较时钟超过10 GHz,差模信号电压输入量程为0.8 V,输出差模电压0.4 V,输入失调电压约2.5 mV;工作时钟10 GHz时,用于闪烁式A/D转换器可以达到5位的精度。 相似文献
10.