排序方式： 共有5条查询结果，搜索用时 0 毫秒
1
1.
推导了超薄体双栅肖特基势垒MOSFET器件的漏电流模型,模型中考虑了势垒高度变化和载流子束缚效应.利用三角势垒近似求解薛定谔方程,得到的载流子密度和空间电荷密度一起用来得到量子束缚效应.由于量子束缚效应的存在,第一个子带高于导带底,这等效于禁带变宽.因此源漏端的势垒高度提高,载流子密度降低,漏电流降低.以前的模型仅考虑由于镜像力导致的肖特基势垒降低,因而不能准确表示漏电流.包含量子束缚效应的漏电流模型克服了这些缺陷.结果表明,较小的非负肖特基势垒,甚至零势垒高度,也存在隧穿电流.二维器件模拟器Silvaco得到的结果和模型结果吻合得很好. 相似文献
2.
针对超薄HfO2栅介质MOS电容,提出改进的四元件小信号等效电路模型,修正了双频C-V法,增加了串联寄生电阻和串联电感两个参数．结合双频测量结果计算出修正的C-V曲线,消除了高频时的频率色散现象,而且曲线更加接近理想C-V曲线．通过实验结果提取了寄生参数值并拟合出各元件值与MOS电容面积和反型层厚度的解析表达式．实验测量和理论计算表明该方法可提高通常C-V法的测量精度． 相似文献
3.
推导了超薄体双栅肖特基势垒MOSFET器件的漏电流模型,模型中考虑了势垒高度变化和载流子束缚效应.利用三角势垒近似求解薛定谔方程,得到的载流子密度和空间电荷密度一起用来得到量子束缚效应.由于量子束缚效应的存在,第一个子带高于导带底,这等效于禁带变宽.因此源漏端的势垒高度提高,载流子密度降低,漏电流降低.以前的模型仅考虑由于镜像力导致的肖特基势垒降低,因而不能准确表示漏电流.包含量子束缚效应的漏电流模型克服了这些缺陷.结果表明,较小的非负肖特基势垒,甚至零势垒高度,也存在隧穿电流.二维器件模拟器Silvaco得到的结果和模型结果吻合得很好. 相似文献
4.
采用一种R-C-R组合式逐次逼近A/D转换方法,基于UMC 90nm CMOS工艺设计了一种12位1兆赫兹采样频率的逐次逼近型A/D转换器.在电路设计上,通过复用两段式电阻梯结构,有效地降低了系统对电容阵列的匹配性要求.在版图设计方面,采用了特殊的电阻梯版图设计方法来减小连接电阻的失配影响,并采用金属叉指电容来提高工艺兼容性以减小工艺成本.在3 3V模拟电源电压和1 0V数字电源电压下,测得微分非线性为0 78最低有效位.当采样速率为1兆采样点每秒,输入信号频率为10kHz时,测得的有效位数为10 3,包括输出驱动在内,功耗不足10mW.整个转换器的有源面积小于0 31mm2,符合嵌入式片上系统的应用要求. 相似文献
5.
对结合NH4F表面预处理和高温退火新型工艺制作的超薄HfO2栅介质MOS电容的C-V特性进行了模拟仿真和实验研究,理论分析的界面态分布与实验结果吻合．利用高频C-V法计算了平带电压漂移量、氧化层内陷阱电荷密度和界面态密度,比较了不同工艺条件下样品的电参数．结果表明NH4F表面预处理和高温退火新型工艺可以显著降低界面态和氧化层陷阱电荷,从而降低栅极漏电流． 相似文献
1