熔丝型PROM的一种故障类型

针对一款应用于嵌入式计算机的熔丝型PROM(HS1-6664RH)在高温环境应力测试中表现出的一种故障现象,在分析其技术构成和工作原理的基础上,对故障进行了机理分析,并对熔丝型PROM器件在工程应用中如何保证其工作可靠性提出了合理化建议。     

射电望远镜主动面促动器的电磁辐射分析

主动面控制技术是当前大口径、高精度射电望远镜广泛使用的主动补偿技术,其包含的促动器在补偿面形精度的同时也辐射电磁波并影响射电天文观测。文中结合目前研究现状,对极低电磁辐射要求下的促动器进行辐射源分析,重点针对促动器控制板上信号建立数学模型,并选取晶振回路计算,合理设定印制板及器件的参数,通过Ansys 软件进行频域有限元分析,得到控制板晶振回路的辐射结果和规律。用近场测试验证了文中方法的有效性。该研究为促动器控制板的电磁兼容优化设计提供了验证方法,为降低主动面控制系统的电磁辐射奠定了基础。     

一种新型高速1553B总线控制器的应用验证

LHB155310是西安微电子技术研究所自主研发的一种新型高速1553总线控制器,其传输速率可达到10Mb/s.对LHB155310的工程应用进行可靠性验证.系统试验的结果表明,LHB155310完全满足实际工程需要,并可在国内工业领域广泛推广.     

抗总剂量Boost型 DC-DC转换器设计

采用设计加固方法,基于标准商业0.35微米CMOS工艺,设计了抗总剂量Boost型 DC-DC转换器芯片。从系统设计角度出发,综合采用了同步整流、高开关频率、自适应动态斜坡补偿等技术提高DC-DC转换器性能和抗辐照能力;分别从电路级和器件级对转换器进行了加固设计。考虑DC-DC转换器总剂量效应,电路级加固分别从模拟电路加固和数字电路加固着手;提高环路稳定裕度,有效的提高转换器反馈环路的抗总剂量能力。为有效的降低场区辐射寄生漏电,器件级采取的加固措施是转换器的控制部分MOS管采用H栅实现,输出功率MOS管采用环形栅实现。辐照实验结果表明,设计的抗总剂量Boost型 DC-DC转换器在总剂量超过120 krad (Si )后才出现功能失效,而非加固的电路在总剂量超过80 krad (Si )后才出现功能失效;加固电路的辐照后电流明显小于非加固电路;加固电路的辐照后效率也高于非加固电路。     

一种新式SEU加固PD SOI SRAM单元

本文提出了一种新式SEU加固的10管PD SOI静态存储单元。通过将互锁反相器中的上拉和下拉管分割成两个串联的晶体管,该单元可有效抑制PD SOI晶体管中的寄生BJT和源漏穿通电荷收集效应,这两种电荷收集效应是引起PD SOISRAM翻转的主要原因。通过混合仿真发现,与穿通的浮体6T单元相比,该单元可完全解决粒子入射单个晶体管引起的单粒子翻转。通过分析该新式单元的翻转机制,认为其SEU性能近似与6T SOI SRAM的单粒子多位翻转性能相等。根据参考文献的测试数据,粗略估计该新式单元的SEU性能比普通45nm 6T SOI SRAM单元提升了17倍。由于新增加了四个晶体管,该单元在面积上增加了43.4%的开销,性能方面有所降低。     

P型掺杂区工艺对Si基Pinned型光电二极管量子效率的影响

为了更全面、系统地分析Si基Pinned型光电二极管(PPD,pinned photodiode)量子效率的工艺敏感特性,基于考虑表面(SRH,shockley-read -hall)复合率模型的时域有限差分数值模拟方法,对不同P⁺型表面层和P型外延(EPI,e pi taxial)层工艺条件下PPD可见光谱量子效率的变化特征及物理机制进行了研究。结果表明 ,P⁺型表面层离子束注入剂量和注入能量的增加分别引起非平衡载流子SRH复合率升高和 PPD势垒区顶部下移,均可导致低于500nm波段量子效率的衰减,而 后者进一步引起的势垒区纵向宽度缩 减使该影响可持续至650nm波段;P型EPI掺杂浓度增加引起PPD势垒 区底部上移,导致500～750nm 波段量子效率的衰减;P型EPI厚度增加引起衬底强SRH复合区光电荷比重降低,导致高于700 nm波段量 子效率得到提升并趋向饱和。通过分析发现,Si基材料中光子吸收深度对波长的强依赖关系 是导致两种P型 掺杂区工艺条件对量子效率存在波段差异性影响的根本原因。     

模拟接口电路的小型化设计

小型化是航天计算机的发展方向之一，文章讨论了航天计算机模拟接口电路的小型化方法，提出了设计方案。     

CMOSIC抗闩锁、抗静电的测试及防护措施的研究

通过对三种ＣＭＯＳＣ４０６９ 电路抗闩锁灵敏度、抗静电敏感度测试的研究和比较，提出高可靠性电路的质量评估。除对器件功能参数（直交流参数） 高低温参数测试外， 还必须对抗闩锁、抗静电敏感度进行测量和评估， 可真实反映器件的可靠性。避免ＣＭＯＳ器件在包装、运输和使用中带来隐患， 提出静电防护措施     

多总线兼容的板级测试系统设计

由于不同板卡的总线接口不同,对板卡的测试也需要多种测试系统,因此成本较高。针对以上问题,设计了一种能兼容多种总线的板级自动化测试系统。介绍了系统的硬件构建方法和工作原理,重点论述了多种总线接口兼容和不同种类信号切换的实现途径。实际应用表明,该系统具有通用性强、速度快、可靠性高等优点。