排序方式: 共有158条查询结果,搜索用时 15 毫秒
1.
针对传统日志模板挖掘时需要日志聚类数目作为先验信息的问题,提出了一种基于归一化特征判别的日志模板挖掘算法.首先,对日志数据进行压缩,以提高后续处理效率;其次,进行日志聚类过程,使用归一化的日志统计特征判断聚类是否满足要求,若满足,则聚类成功;若不满足,则采用二分搜索的方式调整日志聚类的数目,重新进行聚类;最后,从聚类结果中提取日志模板,设计了一种衡量模板挖掘效果的评价指标.在真实数据集上的实验结果表明,算法的模板挖掘匹配度优于基准方法,并且具有良好的泛化性能. 相似文献
2.
3.
针对Ad Hoc网络路由发现过程中广播路由请求分组导致的广播风暴问题,提出了一种基于节点度估计和静态博弈转发策略的Ad Hoc网络路由协议NGRP.NGRP考虑边界影响,采用分段函数的思想将网络场景分为中心、边和角区域,分别估算网络中节点在不同区域的节点度,避免了周期性广播Hello消息获取节点度导致的开销;NGRP路由请求分组的转发采用静态博弈转发策略,利用节点度估算参与转发路由请求分组的节点数量,将转发和不转发作为策略集合,设计效益函数,通过纳什均衡获得节点转发路由请求分组的转发概率,从而减少了路由请求分组广播过程中产生的大量的冗余、竞争和冲突,提高了路由发现过程中路由请求分组的广播效率.运用NS-2对协议的性能进行大量的仿真,结果表明:NGRP的分组投递率、路由开销、MAC层路由开销和吞吐率这4项指标明显优于AODV+FDG,AODV with Hello和AODV without Hello协议. 相似文献
4.
针对边缘设备计算和存储能力差的问题,本文对传统YOLOv5模型中用于特征提取的主干网络CSPDarkNet53进行轻量化处理,提出了一种轻量化MPE-YOLOv5手势识别算法,以实现模型在低功耗边缘设备上的部署;针对轻量化模型提取特征较少而导致的难以识别大尺度变换目标和微小目标问题,对M-YOLOv5网络设计添加有效通道注意力机制(efficient channel attention, ECA),以缓解因特征通道减少而导致的高层特征信息丢失的问题;同时增加针对微小目标的检测层,提高对微小目标手势的敏感度;并选用EIoU作为预测锚框的损失函数,以提高模型的定位精度。本文在自制数据集和NUS-Ⅱ公共数据集上验证了MPE-YOLOv5算法有效性,并将MPE-YOLOv5算法与轻量化后的M-YOLOv5算法和原始的YOLOv5算法在自制数据集上进行了对比实验。实验结果表明,改进算法的模型参数量、模型大小和计算复杂度分别是原算法的21.16%、25.33%和27.33%,平均精度可达97.2%;与轻量化模型M-YOLOv5相比,MPE-YOLOv5能够在保持原来效率的同时,使平均精度提升8.7... 相似文献
5.
6.
干扰对齐技术是解决无线通信系统中同频干扰的重要手段,与传统干扰管理方法相比可获得更大的信道复用增益,提高系统容量。基于工程应用实现的考虑,重点研究了多小区MIMO系统中干扰对齐技术的实现,对求闭式解的经典算法和分布式迭代典型算法在系统容量、收敛性等方面的性能进行了分析比较。针对未来Massive MIMO技术的应用,同时仿真分析了算法在空间相关信道下性能,并分析总结了算法的适用情况。仿真结果表明,基于矩阵投影距离的分布式迭代干扰对齐算法综合性能最优,且具有更好的工程适用性。 相似文献
7.
8.
针对多跳频信号空域参数估计问题,该文在稀疏贝叶斯学习(SBL)的基础上,利用跳频信号的空域稀疏性实现了波达方向(DOA)的估计。首先构造空域离散网格,将实际DOA与网格点之间的偏移量建模进离散网格中,建立多跳频信号均匀线阵接收数据模型;然后通过SBL理论得到行稀疏信号矩阵的后验概率分布,用超参数控制偏移量和信号矩阵的行稀疏程度;最后利用期望最大化(EM)算法对超参数进行迭代,得到信号矩阵的最大后验估计以完成DOA的估计。理论分析与仿真实验表明该方法具有良好的估计性能并能适应较少快拍数的情况。 相似文献
9.
针对单星、多终端协作定位,提出了一种基于卡尔曼滤波的静止轨道卫星移动终端协同自主定位算法. 利用同波束内的未定位移动终端进行信令交互,获取卫星与波束中心参数进行最小二乘粗估计,再采用卡尔曼滤波对粗估计坐标二次优化. 仿真结果表明,基于卡尔曼滤波的静止轨道卫星移动终端协同自主定位算法可在单星场景下实现较精确的终端定位,且在协作终端数量增加时能降低定位误差的波动范围,提高定位稳定性. 相似文献
10.
该文针对准循环双对角结构的低密度奇偶校验(LDPC)码,提出了一种基于FPGA的高吞吐量编码器实现方法。提出了一种快速流水线双向递归编码算法,能显著提高编码速度;同时设计了一种行间串行列间并行的处理结构计算中间变量,在提高编码并行度的同时可有效减少存储资源的占用量;设计还针对多帧并行编码的情况优化了存储结构,有效复用了数据存储单元和RAM地址发生器,进一步提高FPGA的资源利用率。对一组码长为2304的IEEE 802.16e标准LDPC码,在Xilinx XC4VLX40芯片上,该方法可实现时钟频率200 MHz,信息吞吐量达10 Gbps以上的编码器,且占用不超过15%的芯片逻辑资源和50%左右的RAM存储资源。 相似文献