排序方式: 共有7条查询结果,搜索用时 15 毫秒
1
1.
从分析对比现有FFT实现技术的角度出发,选择采用基2/4/8的单步延迟FFT结构、16位的定点Q15数据表示格式,完成了一种FFT处理器的设计。通过三个选择器实现了变长度设计,同时还进行了乘法单元的优化,用Altera公司的StratixⅡ系列FPGA综合验证了其功能。最终基于Charter标准单元库的0.35μm CMOS工艺进行了实现,采用Synopsis Design Compiler进行了综合,结果表明后仿真功能正确,在50MHz的工作频率下,完成2048、1024、512点FFT分别仅需40.94μs、20.46μs和10.22μs,达到了高速设计的目的。 相似文献
2.
3.
4.
介绍了基于超宽带(UWB)通信系统的(2,1,6)卷积码和Viterbi译码基本原理,设计了串行Viterbi译码器及各个子模块实现电路,采用Altera公司的Apex20ke系列FPGA来综合实现。完成了Viterbi译码器硬件设计。该设计使用串行结构,回溯算法,占用LEs仅2195个,与并行译码相比节省了约50%的硬件资源。 相似文献
5.
6.
7.
1