Fixed-time output feedback trajectory tracking control of marine surface vessels subject to unknown external disturbances and uncertainties

This paper proposes a novel fixed-time output feedback control scheme for trajectory tracking of marine surface vessels (MSVs) subject to unknown external disturbances and uncertainties. A fixed-time extended state observer (FESO) is proposed to estimate unknown lumped disturbances and unmeasured velocities, and the observation errors will converge to zero in fixed time. Based on the estimated values, a novel fixed-time trajectory tracking controller is designed for an MSV to track a time-varying reference trajectory by the extension of an adding a power integrator (API), and the tracking errors can converge to zero in fixed time as well. Additionally, the convergence time of the controller and the FESO is independent of initial state values. Finally, simulation results and comparisons illustrate the superiority of the proposed control scheme.     

脉冲磁场与脉冲磁场测量仪

简单说明低脉冲磁场发生装置的工作原理（储能电容放电式、晶体闸流管脉冲电压式）。设计并制作的峰值保持电子积分式脉冲磁场测量仪，用来测量持续时间大于约１０ｍｓ级的脉冲磁场，测量随机误差为±１％。     

不平衡电网下双馈感应发电机的虚拟同步机控制优化策略

由于虚拟同步机(VSG)控制技术的控制带宽有限,因此当电网电压不平衡时,VSG控制无法有效控制电网负序电压引起的功率二倍频波动分量。当电压长时间不平衡时将会引起双馈感应发电机(DFIG)定、转子电流畸变,功率及转矩振荡等问题,严重影响系统输出的电能质量及系统运行性能。针对此问题,文中提出一种采用二阶广义积分器对DFIG电磁转矩及无功功率二倍频脉动进行定量控制的方法,使DFIG的VSG控制系统在不平衡电网条件下可以实现3种控制目标,即定子电流正弦且平衡、定子电流正弦且有功功率恒定和定子电流正弦且无功功率及电磁转矩同时恒定。同时,可根据电网实时要求对各控制目标进行灵活切换,提高了DFIG的VSG控制系统的控制性能。最后,所提方法的有效性通过仿真结果得到了验证。     

罗氏线圈电子式电流互感器积分特性研究

为降低电子式电流互感器(ECT)的暂态误差、提高稳态电流的测量准确度,提出了一种应用于罗氏线圈ECT信号采集系统的压频变换器模数混合积分器(VFC-ADI)方法。对罗氏线圈输出信号进行压频数值转换,由脉冲计数器完成数值计数,微处理器对计数值处理后得出被测电流的积分波形。选取VFC芯片AD7742进行仿真分析,仿真结果显示VFC-ADI方法能准确地反映一次侧暂态电流波形。对罗氏线圈ECT暂态故障电流及稳态电流进行试验测试,结果表明VFC-ADI方法能准确反映暂态故障电流特征;对于稳态电流测试,比差的变化范围为-0.15%~0.15%,角差的变化范围为-1′~1.5′,其输出值完全满足0.2 s级基本准确度测试要求。VFC-ADI方法在模数转换过程中实现了积分功能,数据处理结果表明其更接近于理想积分器。     

一种双正弦幅值积分器解耦锁相环的设计

针对在电网三相电压不平衡时传统锁相环不能准确检测基波正序相位的问题,设计了一种双正弦幅值积分器解耦锁相环(decoupled double sinusoidal amplitude integrator phase-locked loop, DDSAI-PLL)。该锁相环利用正弦幅值积分器的频率选择特性,在αβ坐标系下采用正负序解耦结构实现了正序分量的完全提取。同时引入一阶负反馈系统作为频率自适应环节,使锁相环在电网频率发生偏移时仍然可以对基波正序频率进行准确估计。建立了DDSAI-PLL的数学模型,并对其关键参数进行了设计。最后使用DSP实现该锁相环,并在电压畸变条件下与传统的同步参考坐标系锁相环(SRF-PLL)进行了对比实验,结果证明了所提锁相方法的有效性。     

A Lyapunov approach to the stability of fractional differential equations

Lyapunov stability of fractional differential equations is addressed in this paper. The key concept is the frequency distributed fractional integrator model, which is the basis for a global state space model of FDEs. Two approaches are presented: the direct one is intuitive but it leads to a large dimension parametric problem while the indirect one, which is based on the continuous frequency distribution, leads to a parsimonious solution. Two examples, with linear and nonlinear FDEs, exhibit the main features of this new methodology.     

一种基于全差分积分器的时钟稳定电路设计

设计了一种用于超高速A/D转换器的时钟稳定电路。利用全差分连续时间积分器将差分时钟信号的占空比量化为电压信号,再通过跨导放大器产生控制电流来调整输出时钟的共模电平,达到调整输出时钟占空比的目的。电路采用0.18 μm标准CMOS工艺进行设计,工作电压为1.8 V,在2 GHz的最高时钟频率下,将占空比为20%~80%的输入时钟信号调整为(50±1)%,输出时钟抖动小于132 fs,具有抑制时钟抖动的能力。     

采用 DWA技术的多位Σ-Δ调制器的设计

设计一个内部采用2位量化器的二阶单环Σ‐Δ调制器．为解决反馈回路中多位DAC元件失配导致的信号谐波失真问题,该调制器采用了数据加权平均（Data Weighted Averaging ,DWA ）技术来提高多位DAC的线性度．Σ‐Δ调制器信号带宽为50 kHz ,过采样率（OSR）为64,采用MXIC公司的0．35μm混合信号CMOS工艺实现,工作电压为12 V ．后仿真结果显示,在电容随机失配5％的情况下,该调制器可以达到55．8 dB的信噪比（SNR）和60.4 dB的无杂散动态范围（SFDR）．打开DWA电路比关闭DWA电路的情况下,SNR和SFDR分别提高8 dB和13 dB ．整个调制器功耗为48 mW ,面积仅为0.6mm2．