基于GIS和SLAM的机器人大范围环境自主导航

机器人自主导航技术的基础是其自定位能力,同时同步定位与建图(SLAM)是实现机器人自定位的重要方法。目前由于大规模SLAM技术发展的限制,机器人很难实现在大范围环境下进行建图和导航,并且尚没有结合SLAM和实际地理空间信息指导大范围机器人导航的完整自主导航系统。提出基于GIS和SLAM的机器人大范围环境自主导航方法,利用真实的城市空间路网信息,以地理信息系统(GIS)空间数据库的存储和计算能力为数据支撑,基于提出的大范围导航算法,实现了一套包含空间数据库、SLAM、导航算法的完整系统,具有良好的可复用性和可扩展性,符合实际生活场景,可以指导机器人进行大范围条件下的导航和建图行为。同时通过对机器人激光建图信息的存储,使得再次经过本区域的机器人可以在户外精确定位,实现在室外GPS缺失或误差条件下自身位置的修正。此外地图信息的存储可以实现多机器人对地图信息的复用,为多机器人的规划提供支撑。同时将人类世界的空间信息与机器人建图信息相结合,细化和丰富了原有的空间信息。     

遥感图像PCA融合的并行算法研究与实现

文章针对已有的遥感图像PCA融合串行算法，提出了一种基于数据并行的新的PCA融合并行算法PPCA．并对该并行算法进行了通信优化，在机群系统上进行了实现。针对IKONOS图像进行实验的结果表明该算法可获得良好的并行加速比．并行效率较高，为遥感图像的实际应用提供了有益的指导和借鉴。     

一种优化的并行流域分割算法

流域变换(又称分水岭变换)是数字形态学中用于图像分割的一种有效的方法．但是经典的流域算法具有很强的递归性质，直接并行化效率很低．首先，分析比较了已有并行算法的优缺点，然后从基于距离的流域变换定义入手，提出了一种优化的并行流域分割算法．该算法给出了新的区域关系图的定义，并利用了基于下降距离的方法的局部性；通过引入伪种子点使得各子域之间区域生长和合并的过程相对独立，基本消除了重复泛洪带来的开销；同时可直接生成分水岭．实验表明，提出的算法在执行时间和可扩展性两方面都得到了优化，并拓展了算法的适应性．     

面向软基站高密集度计算的创新DSP的反汇编器研究

面向高密集度计算的创新DSP,其研究工作主要包括创新DSP(FT-Matrix)芯片设计以及与芯片配套的高效编译器、汇编器、反汇编器、链接器与集成开发环境研制。提出了一种基于创新DSP指令集和体系结构的变长指令反汇编器,并允许使用宏汇编预处理命令。     

遥感图像配准中相似性测度的比较和分析

相似性测度是图像配准中的重要部分之一。本文从遥感图像配准的相似性测度中选取了互信息、相关系数和差方和等三种具有代表性的相似性测度,从计算时间、锐度、对噪声的容忍性以及对多源图像配准的影响等方面,通过实验对它们的性能进行了比较和分析。实验结果表明,不同测度具有不同的有效性和适用范围。     

视频回取过程的数学建模

本文提出了从磁盘系统中读取连续媒体数据以缓冲器的一般回取框架，然后对基于服务循环的回取算法进行了深入的讨论、量化分析和数学建模。     

基于概率的实时任务可调度性分析方法

实时任务可调度分析是保证实时系统正确性的重要手段之一,目前现有的基于周期性任务模型的确定性分析方法比较保守,不适合于多媒体,通讯等软实时系统的可调度性分析,本文提出一个基于概率的分析方法,以概率的形式对系统中实时任务的可调度性进行分析。     

一种适用于向量处理器的新型归约网络

现代通信和图像处理等应用领域中向量运算的宽度灵活多变,且程序可循环执行.为了支持宽度的灵活多变,研究并提出一种新颖的分层计算模型,在基于有16个向量运算单元的向量处理器上用该模型构建了一种可配置成多组多宽度的归约树结构,向量宽度为2至16.设计了控制模块,在无需修改程序的情况下可通过隐式自增的方式指定归约目标,使单程序可以多次循环执行.对所实现的归约网络部件在TSMC65nm工艺库下用Synopsys的Design Complier工具进行综合,结果显示其工作频率可达700MHz,面积为92363.04um2,功耗为17.30 mW.在相同工艺库和工作频率下,该设计的性能开销比是一种精简归约网络的2.36倍.     

一种快速SIMD浮点乘加器的设计与实现

本文设计和实现了5级全流水SIMD浮点乘加器,支持双精度和双单精度浮点乘法、乘累加(减)操作,用Modelsim和NC Verilog测试和验证了RTL代码实现,基于65nm工艺采用Synopsys公司的Design Complier工具综合硬件实现,运行频率可达714.286MHz。结果表明,相比文献[3]中经典的低延迟乘加结构,在相同综合条件下性能提升了17.89%,面积增加了6.61%,功耗降低了25.08%。     

M-DSP中高性能浮点乘加器的设计与实现

针对高性能M型数字信号处理器（M-DSP）对浮点运算的性能、面积和功耗要求，研究分析了M-DSP总体结构和浮点运算的指令特点，设计和实现了一种高性能低功耗的浮点乘累加器（FMAC）。该乘加器采用单、双精度通路分离的主体结构，分为六级流水站执行，对乘法器、对阶移位等关键模块进行了复用设计，支持双精度和单精度浮点乘法、乘累加、乘累减、单精度点积和复数运算。对所设计的乘加器进行了全面的验证，基于45nm工艺采用Synopsys公司的Design Compiler工具综合所设计的代码，综合结果表明运行频率可达1GHz，单元面积36856μm²；与FT-XDSP中的乘加器相比，面积节省了12.95%，关键路径长度减少了2.17%。