排序方式: 共有93条查询结果,搜索用时 15 毫秒
1.
数字微流控生物芯片的稳定性和安全性在生化实验中具有很高的要求,为保证实验结果的准确,需要对芯片进行检测。通过分析芯片结构、实验液滴的路径,提出一种基于粒子群算法的针对数字微流控芯片灾难性故障在线测试路径优化方案。通过自适应调整算法惯性权值,设置算法的收敛速度因子和解的聚集程度因子,将收敛速度和局部解聚集程度可视化改进算法。增加液滴移动序列的交换机制,在芯片的约束条件下规划测试液滴的移动路径,从而缩短测试路径长度。仿真实验选择15×15阵列模型、7×11阵列模型、7×7阵列模型进行仿真实验,结果表明,该方案完成了对芯片的测试,提高了算法收敛速度,并有效缩短了测试路径,提高测试效率。 相似文献
2.
光片上网络(photonic network-on-chip,PNoC)是下一代片上网络互联的趋势和典范,MRR(microring resonator)是PNoC中的关键器件,然而由于制造缺陷,且MRR对温度波动高度敏感,MRR极易发生故障,如何检测MRR故障是十分重要并亟待解决的问题。针对该问题提出了一种基于故障检测图的MRR故障检测方法,将n端口的光路由器建模为完全加权有向图并且建立MRR故障模型,通过完全加权有向图与故障模拟,确定基于MRR故障模型和故障检测图的故障检测方法。实验结果证明,在单故障和双故障模拟下,该方法均能够获得满意的故障覆盖率。 相似文献
3.
针对三维片上网络(3D NoC)中IP核并行测试任务复杂、测试效率较低的问题,结合3D NoC测试的特点建立了一种时间Petri网模型,将变迁激发序列作为并行测试任务规划方案。为了获得最短的测试时间,设计拆分编码,在测试路径分配基础上进行顺序调度优化,采用两级递阶蝙蝠算法对变迁激发序列集进行搜索,将测试资源合理有效的分配给各IP核。仿真结果表明,所提模型可以有效地描述3D NoC测试规划问题,算法能够以较大的收敛概率迅速收敛到最优解,缩短了测试时间,提高了测试效率。 相似文献
4.
介绍了采用LabWindows/CVI软件平台开发离线测量数据分析处理软件的设计方法。软件实现了对数据的读取与预处理,波形的显示与调节,信号的参数测量以及对频谱、功率谱和谐波失真进行了分析,利用多线程技术实现了软件的多任务同步进行。实验结果表明软件的分析结果正确,界面友好,性能可靠。 相似文献
5.
对片上网络路由器的结构进行了分析,建立了相应的故障模型.针对此故障模型结合内建自测试,提出了一种基于量子遗传算法的测试矢量传递路径寻优方法.该算法具有收敛速度快,精度高等优点.最后通过对测试故障覆盖率和测试时间进行分析表明这种测试方法具有较高的故障覆盖率、较少的测试时间. 相似文献
6.
针对现有的二进制全光全加器所需微环谐振器(MRR)数量较多的问题,首次提出了3个MRR串联结构的全光全加器。针对MRR对温度的波动和制程偏差非常敏感,容易产生故障,建立了MRR故障模型,设计了全光全加器(OFA)的可靠性指标平均误差距离,分析了MRR单故障模型对OFA性能的影响。插入损耗(insertion loss, IL)的实验结果表明,提出的OFA结构总体上优于现有的OFA结构;相比现有的方案,提出的OFA结构的MRR硬件开销最多减少70%,最少减少50%;平均误差距离的实验结果表明,方案1和方案2的平均误差距离较大,本文提出方案的平均误差距离适中;多位二进制全加器中,最高位在单故障模型下的,平均误差距离的绝对值均随着多位二进制全加器的位数增加而增大;最低位在单故障模型下的,平均误差距离的绝对值均随着多位二进制全加器的位数增加保持不变;实物验证和基于Modelsim平台的实验验证了MRR故障对全加器的性能影响的正确性。 相似文献
7.
SoC(system on chip)中的测试封装(test wrapper)设计是个NP hard问题,针对该问题提出了一种采用MOFA(multiobjective firefly algorithm)的三维测试封装扫描链设计方法,使得封装扫描链均衡化以及使用TSV(through silicon vias)资源最少,从而达到IP核测试时间最小化和TSV费用最少的目的。本算法基于群体智能,通过实施个体位置更新操作进行寻优,从而实现三维测试封装扫描链的多目标优化设计。以ITC'02 Test benchmarks中的典型IP核为实验对象,实验结果表明本算法相比NSGAII(nondominated sorting genetic algorithm II),能够获得更好的Pateto最优解集。 相似文献
8.
9.
针对互连测试难题的分析,提出一种基于遗传算法的NoC互连测试方案。该方案采用NoC重用测试机制的方法,在功耗限制条件下,选取合适的测试端口和最短测试路径,同时根据互连测试中实际存在的问题,对算法进行适当改进,建立基于遗传算法的NoC互连测试模型,旨在获取最优矢量集的同时,测试代价更小。当NoC的规模达到一定程度时,采用划分测试方法,缩短测试路径,降低测试时间,提高测试效率。以SoCIN结构电路为仿真平台,分别对不同规模的NoC进行实验仿真。实验结果表明,遗传算法能快速有效地收敛到最优解,在测试运行代数及测试生成时间上取得了良好的测试效果。 相似文献
10.
基于Wishbone总线接口的以太网IP核设计 总被引:2,自引:0,他引:2
本文研究了以太网IP核的FPGA硬件实现,分析了各个模块的功能。通过编写了硬件结构的VerilogHDL模型,进行了仿真和逻辑综合,并成功用ALTERA的FGPA对以太网IP核进行了验证。仿真和实验结果证明,所设计的硬件达到了设计要求,使小设备接入网络更加方便快捷。 相似文献