排序方式: 共有301条查询结果,搜索用时 15 毫秒
1.
2.
针对片上网络中使用虚拟输出队列(VOQ)机制的路由器在网络拥塞时存在的头阻塞问题,提出负载均衡的AVOQ路由器架构。首先,输入缓冲区仍使用VOQ机制来处理头阻塞问题。其次,在路由计算模块自适应地选择输出端口,确保数据从较不拥塞的端口输出;在单个虚通道内自适应地读取数据包,确保下游不拥塞的流量能够在网络里流通。实验结果表明,相较于虚通道路由器和VOQ路由器,AVOQ路由器平均延时最多减少83.2%和57.1%,吞吐率最多增加72.7%和33.3%,功耗和面积开销可接受。该方案通过两个层级的自适应均衡全网的流量分布,缓解拥塞,进而降低头阻塞出现的可能性,并在头阻塞出现时消除其影响,提升网络性能。 相似文献
3.
随着集成电路工艺水平的不断提高、器件尺寸的不断缩小以及电源的不断降低,传统的锁存器越发容易受到由辐射效应引起的软错误影响。为了增强锁存器的可靠性,提出了一种适用于低功耗电路的自恢复SEU加固锁存器。该锁存器由传输门、反馈冗余单元和保护门C单元构成。反馈冗余单元由六个内部节点构成,每个节点均由一个NMOS管和一个PMOS管驱动,从而构成自恢复容SEU的结构。在45 nm工艺下,使用Hspice仿真工具进行仿真,结果表明,与现有的加固方案FERST[1]结构相比,在具备相同面积开销和单粒子翻转容忍能力的情况下,提出的锁存器不仅适用于时钟门控电路,而且节省了61.38%的功耗-延迟积开销。 相似文献
4.
5.
随着集成电路制造工艺持续向纳米尺度的推进,数字电路受老化、工艺误差、软错误等故障所造成的时序偏差越发突出,严重威胁了电路的“时序安全”。文中通过分析故障影响信号稳定性侵犯模型,提出了一种新的故障检测模型。该模型扩展了现有的故障检测能力,通过使用C单元作为稳定性检测器输出单元,提高了其对高速的适应性。仿真结果显示,与已有结果相比其具有明显的速度优势和较小的硬件开销。 相似文献
6.
7.
介绍1款视频处理ASIC芯片中OSD系统的设计方案,先读取OSD内部SRAM中的属性和字符内容,然后控制电路根据属性将字符内容以RGB的形式表现出来,最后将OSD信息与视频内容进行α混合,从而可以在屏幕上得到OSD信息。该OSD系统用户自定义性强,使用改进的内部SRAM中1/2/4像素深度(BPP,Bits Per Pixel)字符或图形点阵的存储结构以提高字符或图形存储量,其具有闪烁、阴影、透明、单个字符宽高加倍、非线性放大、可编程的行列数和颜色等诸多功能。芯片在UMC0.18μm CMOS工艺下流片,其OSD系统的工作频率可达170 MHz。 相似文献
8.
在OFDM系统中,定时同步的好坏严重影响到接收端的接收。通过对各种已有定时同步方法的分析,利用CAZAC序列的良好特性,提出一种基于CAZAC训练序列的定时同步方法。改进后的算法能够很好地改善原有经典算法的峰值平台及测量不精确的问题。通过高斯白噪声信道仿真,证明了改进算法在定时同步方面较经典算法有明显提高。 相似文献
9.
10.
系统应用辅助CPU专一处理IEEE 802.1ag协议连通性检测消息报文的收发,实现了ms级的收发包,进行了链路的快速检测.采用两台设备模拟小型网络,验证了系统的功能及性能. 相似文献