百万门级系统芯片低功耗技术研究

针对超大规模集成电路低功耗设计技术市场需求的迅速增大,提出了一种新的百万门级系统芯片低功耗设计流程,重点分析了芯片系统级、电路级、逻辑级与物理级四个不同的层次的低功耗设计方法,包括系统构架、时钟与功耗管理算法等低功耗关键技术。以某新型雷达SoC低功耗设计为例,采用SMIC 0.18 μm 1P6M CMOS工艺进行设计,版图尺寸为7.825 mm×7.820 mm,规模约为200万门。实验结果表明,在100 MHz工作频率下,采用新的低功耗设计流程后,前端设计阶段功耗降低了42.79%,后端设计阶段功耗降低了12.77%,芯片总功耗仅为350 mW。样品电路通过了用户某新型相控阵雷达系统的应用验证,满足小型化和低功耗的要求。     

一种高效高速的大容量FPGA电路功能验证方法

对大容量FPGA芯片进行功能验证时,如何提高验证效率以及验证用例的覆盖率已经成为缩短总体产品时间所面临的挑战.针对上述问题,提出了一种高效、高速的大容量FPGA电路验证方法,可以根据验证用例需求,利用FPGA预先配置一定的功能,通过采取不同的配置文件得到最优网表.该验证方法具有灵活动态配置网表功能,可以节省仿真资源80％左右,大幅度缩短仿真时间,仿真器运行速度至少提高20倍,同时可以提高验证效率,最大限度地提高验证电路的覆盖率,能够满足大容量电路功能仿真的需求.该验证方法已成功应用于大容量FPGA电路功能验证工程实践中.     

阻垢剂PASP和DTPMP-Na_7作为正渗透汲取液的比较研究

<正>渗透(FO)是一种能耗低、膜污染轻的新型膜技术,但汲取液和膜材料性能、汲取液再生等问题限制了其应用.阻垢剂作为正渗透过程汲取液,渗透产水可直接用作循环冷却水,无需二次分离,从而大大降低能耗.本研究以NaCl为对照,重点考察了阻垢剂聚天冬氨酸钠(PASP)和二乙烯三胺五甲叉膦酸七钠(DTPMP-Na_7)作为正渗透汲取液的性能.结果表明,PASP和DTPMP-Na_7均能提供较大的渗透压,质量浓度相同时,渗透压大小顺序为:NaClDTPMP-Na_7PASP.以纯水为原料液,采用三醋酸纤维素(CTA)膜按FO模式进行实验时,3种汲取液在其质量浓度相同时的水通量和反向渗透通量大小顺序均与渗透压顺序相同.当汲取液浓度为0.20 g/mL时,NaCl和DTPMP-Na_7的水通量分别为13.7和9.68 L/(m~2·h),后者达到前者的70.4%;但反向渗透通量分别为3.10和1.75 g/(m~2·h),后者低于前者,且DTPMP-Na_7的盐水比最低,仅为0.181 g/L.渗透压相同时,DTPMP-Na_7、PASP和NaCl的水通量相近,尤其在低渗透压范围内(2 Osmol/kg),但DTPMP-Na_7反向渗透通量和盐水比总体情况最佳,尤其在高渗透压范围内(2 Osmol/kg),甚至优于NaCl.这说明DTPMP-Na_7更加适宜构建汲取液不需再生的正渗透过程,以制备循环冷却水系统补充水.     

基于CPLD的ARINC429总线接口系统设计

文章首先简单介绍了ARINC429航空总线的应用背景和总线传输协议的基本内容。然后根据ARINC429航空总线标准的要求,提出一种基于ACTEL公司CPLD的透明数据传输系统方案。在QUARTUSⅡ和MODELSIM的设计平台上,该系统成功实现12路ARINC429信号接收和4路ARINC429信号发送的功能,每个通道都包括32×8的数据FIFO,ARINC429字长为32位,主机接口采用16位,429数据速率支持12.5kbps与100kbps,数据传输实时可靠,能较好地满足ARINC429通信系统的要求。该电路系统采用正向设计,VerilogHDL硬件语言描述,ACTEL公司A3P250VQG100I实现,规模十四万门左右,采用VQFP100封装,双电源设计,功耗低至0.4W,能较好地满足工业级电路系统低功耗的设计要求。     

河道再生水入渗的水岩相互作用机理研究

依托引温济潮工程受水区,通过室内淋溶试验,研究再生水经过河床底部介质过程中阳离子的交换吸附机理以及河床底部介质对TN和NO_3~--N的去除效果。根据受水河道周边的地下水水质监测数据,验证了再生水与河床底部介质的水岩相互作用机理。结果表明:再生水资源利用9年以来,地下水中盐度增加;尽管再生水入渗引起了水中K+与河道底部介质中Ca~(2+)之间的交换吸附,但仍然对地下水总硬度具有稀释作用,导致总硬度降低;河道底部介质对再生水中的NO_3~--N具有显著的去除效果,使得地下水中NO_3~--N浓度很低。对于无机组分而言,再生水资源利用对地下水水质基本没有负面影响。     

一款用于Flash型FPGA的阶梯式配置方法

为了提高Flash型FPGA中的Flash开关单元在擦除、编程后驱动能力的一致性,设计一种阶梯式的对Flash cell进行擦除和编程的方法.通过该方法依次对Flash开关单元执行若干次配置操作,执行完一次配置操作后通过Flash电流读出电路回读Flash开关单元的电流,并基于回读的电流调整下一次配置操作的参数,直至完成配置操作;该阶梯式控制的编程和擦除算法,及时调整编程和擦除时的操作电压和时间参数,可以实现对Flash开关单元在擦除和编程后阈值电压分布的精确控制,保证了驱动的一致性,为Flash型FPGA提供了高精度的延迟参数.并且采用阶梯式的配置方法很好的控制了Flash cell过擦除和过编程现象的发生,使电流读取电路能够对Flash cell的电流进行准确的读取.实测结果表明使用该阶梯式的配置方法可以将擦除、编程后的Flash cell阈值电压控制在预设范围之内.     

柔性设计技术在高性能数字信号处理器设计中的应用

本文提出大规模集成电路的柔性设计技术。将该技术应用到一种高性能DSP的设计中,解决了多晶硅电阻大、衬底接触孔问题,简化了工艺,提高了成品率和可靠性,降低了研发成本。     

南水北调水源潮白河补水区地下水资源环境变化

南水北调水源进京后,利用部分水源回补地下水,有利于地下水资源的涵养和地下水环境的改善。本研究以潮白河试验补水为例,利用构建的地下水环境监测网,长期监测了受水河道周边的地下水环境变化,评估了水源地地下水的涵养效果。研究表明:河道入渗条件优良,南水北调水源入渗量为3 335万m~3,回补对地下水的最大影响范围为23.4 km~2,地下水质得到改善。研究结果为类似水文地质条件的地下水源地涵养提供了借鉴和坚实的参考依据。     

基于32位浮点正余弦函数的CORDIC算法的优化

通过对正余弦函数实现算法的研究,在传统CORDIC算法的基础上,提出了一种分层次超前进位加法器,并以此为基本单元迭代完成了正余弦函数计算算法的设计。该算法采用TSMC 65 nm gpg工艺,在Synopsys/syn10.03环境中综合实现,通过NC-SIM仿真和流片验证,加法器运算时间由1.8 ns减少到0.42 ns,整个系统运算吞吐量也相应提高了3倍。     

一种DSP指令Cache的功耗优化策略

高性能DSP器件对功耗指标要求越来越高,功耗主要来源于对存储空间的访问,因此提出了一种改进型Cache功耗优化策略,实现了对指令Cache的分阶段访问,同时兼顾了Cache的动态功耗和静态漏流功耗的优化,改进了传统的基于非分阶段访问的按需唤醒策略NPOWP(Non-Phased Cache with On-Demand Wakeup Prediction)显著影响处理器性能的缺点。设计应用于DSP设计的4路组相连昏睡指令Cache中,使用基于分阶段访问的按需唤醒策略POWP(Phased Cache with On-Demand Wakeup Prediction)策略平均可降低75.4%的指令Cache功耗,降低6.7%的处理器总功耗,性能损失仅为0.77%.