An improved shape shifting method of critical area extraction

As die size and complexity increase, accurate and efficient extraction of the critical area is essential for yield prediction. Aiming at eliminating the potential integration errors of the traditional shape shifting method, an improved shape shifting method is proposed for Manhattan layouts. By mathematical analyses of the relevance of critical areas to defect sizes, the critical area for all defect sizes is modeled as a piecewise quadratic polynomial function of defect size, which can be obtained by extracting critical area for some certain defect sizes. Because the improved method calculates critical areas for all defect sizes instead of several discrete values with traditional shape shifting method, it eliminates the integration error of the average critical area. Experiments on industrial layouts show that the improved shape shifting method can improve the accuracy of the average critical area calculation by 24.3% or reduce about 59.7% computational expense compared with the traditional method.     

基于资源复用的RSA加速器层次化架构

为了解决RSA在模频繁变化情况下性能不足的问题,在已有蒙哥马利模乘器的基础上采用层次化架构设计复用硬件资源,实现了基于改进扩展欧几里德算法的偶数模逆器和R2mod M运算器。实验结果显示,在14%的额外硬件资源开销下RSA加速器性能在模频繁变化应用下比原来提高2倍。其中,模逆器性能较其他设计提高了3倍,R2mod M运算器性能比复用模幂电路的实现方法提高了一个数量级。     

基于指令回收的低功耗循环分支折合技术

在分析循环分支特性的基础上,提出一种基于过期指令回收的高性能低功耗循环分支折合方法.该方法通过复用指令缓冲区硬件资源实现指令回收区.在循环分支折合过程中,循环体指令直接从回收区送入流水线,降低了分支延时,消除了指令高速缓存访问.通过自适应调整回收窗口宽度,可使有限的指令缓冲区硬件资源同时满足指令缓冲与指令回收的双重需求.当投机折合进入预测盲区时关闭分支预测存储器,从而降低投机折合的动态功耗.实验数据表明,与传统循环分支折合技术相比,应用本方法的嵌入式处理器总体性能平均提升5.03%,取指单元动态功耗下降22.10%.     

利用改善的静态隐含策略加速等价性验证

随着近年来高效SAT(Satisfiability)求解算法提出，SAT已成为集成电路形式验证方法中重要引擎之一。但在运用SAT验证时需将电路结构转化为成OR-AND两级逻辑描述，丢失了电路的拓扑信息。本文利用改善的静态隐含策略来提取有用子句作为预处理，来加快验证过程。本文算法在原有静态隐含技术的基础上，引入了关联节点隐含及隐含过程加速策略。给出的ISCAS85电路的实验结果表明算法的有效性。     

一种新型的全片内低噪声CMOS低压差线性稳压器

提出了一种全片内集成的低噪声CMOS低压差线性稳压器(LDO).首先建立传统LDO的噪声模型,分析了关键噪声来源并提出采用低噪声参考电压源来降低LDO输出噪声的方法.其次,提出一种带数字校正的基于阈值电压的低噪声参考电压源,用TSMC 0.18μm RF CMOS工艺设计并完成了为低相位噪声锁相环(PLL)电路供电的全片内集成低噪声LDO的流片和测试.该LDO被集成于高性能射频接收器芯片中.仿真结果表明,LDO的输出噪声低于26nV/√Hz@100kHz,14nV/√Hz@1MHz,电源抑制比达到-40dB@1MHz,全频率范围内低于-34dB.测试结果表明采用该低噪声LDO的PLL电路与采用传统LDO的PLL电路相比,其相位噪声降低6dBc@lkHz,低2dBc@200kHz.     

一种具有750mA输出电流,双模式PWM/PFM控制的高效率直流-直流降压转换器

提出了一种输出电流可达750mA,脉宽调制（PWM）和变频调制（PFM）双模式控制的,高效率、高稳定性直流-直流降压转换器.该转换器在负载电流大于80mA时,采用开关频率为1MHz的PWM工作模式;在负载电流小于80mA时,采用开关频率减小和静态电流降低的PFM工作模式,实现了在整个负载电流变化范围（0.02~750mA）内,转换器均保持高效率.而且采用一种快速响应的电压模式控制结构,达到了优异的线性和负载调整特性.芯片采用CSMC公司0.5μm CMOS 2P3M混合信号工艺物理实现.测试结果表明,该电路可根据负载的变化在PWM和PFM模式下自动切换.最大转换效率达96.5%;当负载电流为0.02mA时,转换效率大于55%.该芯片特别适合电池供电的移动系统使用.     

一种高效率绿色模式开关电源控制器的研究

提出了一种高效率绿色模式降压型开关电源控制器芯片的设计，特点是采用PWM/Burst多模式控制策略提高全负载条件下的电源转换效率. 由于降低了低负载和待机条件下的电源功耗，可减小由电池供电的现代便携式设备的静态功耗，延长设备的待机时间和电池的寿命. 芯片还实现了模式转换过程中的平滑过渡以及过冲电压的抑制. 此外，还引入一种高精度、高效率的片上电流检测技术，进一步降低了功耗. 该芯片在1.5μm BCD (bipolar-CMOS-DMOS）工艺下设计和制造，测试结果表明芯片已达到预期的性能要求.     

密码芯片安全扫描方法

在密码芯片中,为提高可测性引入的基于扫描的可测性设计会导致安全性的下降.文章提出了一种针对一类椭圆曲线密码的硬件实现的攻击方法,进而提出一种简单有效的密码芯片的安全扫描方法,使得在保持高测试覆盖率的同时,并不降低芯片的安全性.该方法通过对芯片工作模式的控制,采用屏蔽扫描使能信号的方式,使得在芯片中存在安全信息的情况下扫描功能失效,解决了由于扫描链的设计所引入的安全信息泄露的问题.     

基于核的信息安全处理芯片可测性设计

从可测性设计角度讨论了信息安全处理芯片的芯片级测试控制器的设计以及相应核的可测性设计.综合结果显示,所设计的芯片级测试控制器所占用的面积代价非常小.     

竞争力--IC设计产业策略与观察

这次会议是集成电路技术与应用的研讨会.我想主要谈一谈产业方面的问题.863计划在过去几年,部署建设了7个产业化基地,随后又部署了15个人才培养教育基地,重点抓了发展CPU和SOC中几项具有重要战略意义的关键项目,这一切都是为了提高我国集成电路设计产业的竞争力,促进我国集成电路设计产业向高端发展.