VEAP:基于全局优化的有效VLSI布局算法

本文中，针对规则的VLSI设计模式（门阵列，标准单元等），我们提出一种新的非常简单有效的布局算法．该算法基于严格的数学分析，可以证明能够找到全局最优解．在实验中发现，对于很大规模的电路，我们的算法比现有的所有算法都快．此外，我们的算法还能够同时适应于线长优化和时延优化模式．     

一种随机并行算法及其在VLSI布图中的应用

在ＶＬＳＩ布图中，有许多可以归结为组合优化的问题，用传统方法解决这类问题时，很容易陷入局部极值．利用一种随机并行算法－Ａｌｏｐｅｘ算法，通过将ＶＬＳＩ布图中的一些问题公式化，并选择适当的退火策略和参数值来寻找一个代价函数的全局极值以得到最佳结果．通过实例进行了验证，得到了比较好的结果．     

改进的BP神经网络收敛性的实验研究

利用生物发酵过程运行数据为样本，对ＢＰ神经网络进行训练，考察了网络结构以及学习率η和动量参数α对收敛精度与收敛速度的影响，提出了稳定区的概念和多输出网络分割的思想，并给出了得到较好收敛速度与精度的学习方案。     

一个随机并行算法的收敛性分析

一个随机并行算法的收敛性分析乔长阁（清华大学计算机科学与技术系）ＣＯＮＶＥＲＧＥＮＣＥＡＮＡＬＹＳＩＳＯＦＡＳＴＯＣＨＡＳＴＩＣＰＡＲＡＬＬＥＬＡＬＧＯＲＩＴＨＭ￥ＱｉａｏＣｈａｎｇｇｅ（ＤｅｐａｒｔｍｅｎｔｏｆＣｏｍｐｕｔｅｒＳｃｉｅｎｃｅＴｅｃｈ...     

用HDL语言描述和模拟图像二值化神经网络

神经网络专用电路实现是目前神经网络实现研究的主要方向。本文基于我们所提出的数字式细胞神经网络．针对它在数字图像二值化中的应用，采用硬件描述语言对这个专用电路进行描述和模拟。在系统设计中，采用了微程序控制方法和流水线技术。仿真结果表明了硬件实现算法的正确性和可行性，同时也为神经网络的实现打下了良好的基础。     

用于数字式细胞神经网络设计的学习算法

本文针对数字式细胞神经网络(DCNN)的应用,给出了DCNN模板的设计方法,即不等式构造法,并提出一个基于松弛法的DCNN有教师学习算法,为DCNN的设计提供了理论根据。在连通片检测等应用中的模拟表明了算法的有效性和正确性。     

基于Sakurai模型的时延驱动Steiner树算法

时延驱动的Ｓｔｅｉｎｅｒ树构造算法是时延驱动总体布线的基础．本文首先简介了求解最佳Ｓｔｅｉｎｅｒ树的Ｄｒｅｙｆｕｓ－Ｗａｇｎｅｒ算法．随后通过引入Ｓａｋｕｒａｉ时延模型,提出了直接基于Ｓａｋｕｒａｉ模型的提高线网时延性能的时延驱动ＤＷ算法．当集成电路工艺的特征宽度较小时,该算法求得的Ｓｔｅｉｎｅｒ树中关键点的时延值,明显小于ＩＤＷ和ＣＦＤ算法的结果．     

功耗和时延双重驱动的VLSI布局算法

针对超大规模的门阵列和标准单元电路，本文提出一种功耗和时延双重驱动的ＶＬＳＩ布局算法．以往发表的布局算法中，很少能够同时处理功耗和时延的双重约束．在以往的时延驱动布局算法中，仅有一个算法［３］能够处理超大规模的电路；该算法尚存在以下问题：１）其基本思想只能处理组合电路；２）延迟模型过于简单，因而不适合深亚微米工艺；３）该算法不是基于全路径的．我们的算法克服了这些问题，能够精确地控制最长路径延迟，同时保证优秀的布局质量和功耗的均匀分布．而且，对于超大规模的电路，我们的算法是同类算法中最快的．     

CMOS驱动电路中信号延迟的精确计算

本文提出了树形网络ＣＭＯＳ驱动电路中信号延迟相对精确的计算表达式，它考虑了不同延迟定义下ＣＭＯＳ驱动电路等老头儿 导通电阻及负功电容的影响，可用于ＶＬＳＩ互连延迟的计算及时间驱动布图系统信号延迟计算中。     

离散时间细胞神经网络的学习算法

细胞神经网络的应用主要取决于其模板的设计。文章针对离散时间细胞神经网络的应用，通过利用一个随「机并行算法来优化一个目标函数，进而完成了ＤＴＣＮＮ模板的设计，为ＤＴＣＮＮ的设计提供了理论根据。在连通片检测应用中的模拟表明了算地的有效性和正确性。