首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   7篇
  免费   0篇
机械仪表   1篇
无线电   6篇
  2015年   1篇
  2014年   2篇
  2011年   1篇
  2010年   1篇
  2008年   1篇
  2007年   1篇
排序方式: 共有7条查询结果,搜索用时 15 毫秒
1
1.
时钟数据恢复(CDR)电路是高速数据传输系统的重要组成部分.文章介绍了一种半数字二阶时钟数据恢复电路的基本结构、工作原理和设计方法,并进行了仿真和验证,结果表明,电路能够满足系统设计要求.  相似文献   
2.
高性能16位徽处理器IP软核设计   总被引:1,自引:0,他引:1  
在对标准Intel 8086微处理器进行分析的基础上,本文介绍了一种与其指令集兼容、性能大幅提高的可重用16位微处理器IP软核的设计.从处理器体系结构的划分,到指令集的设计以及处理器内部各单元的设计,进行了比较详尽的阐述,并对该设计进行了软件仿真和硬件验证.该处理器采用缩短指令执行时钟周期、增加指令预取队列、改进总线接口时序和减少有效地址计算时间等系统架构的优化,使性能得到大幅度的提高;通过扩展指令集实现与标准8086、8088、80186和80188系列微处理器完全软件兼容.  相似文献   
3.
此存储器设计是基于已有SRAM基础上增加外围LVDS接口和一些数据处理电路而改进的一种新型存储器。它应用一些有LVDS接口的高速AD上,可直接接收AD过来的数据,写入到存储器中,然后通过LVDS接口进行读操作。此存储器的时钟为500MHz,存储容量为4Mbits,支持数据单沿采样和双沿采样,采用QFN88封装,面积2.5mm*3mm。  相似文献   
4.
高性能通用数字信号处理器译码器是连接指令集与运算单元的关键部件。它的输入数据是指令行的二进制机器码,输出是运算部件的所有控制信息、数据通道的所有控制信号和数据等。本文针对高性能通用数字信号处理器的特点,详述了译码器的硬件RTL设计实现过程,并给出了仿真实验结果。  相似文献   
5.
DDR2 SDRAM控制器的设计及FPGA验证   总被引:1,自引:0,他引:1  
根据DDR2SDRAM的技术规范,介绍了DDR2的基本特征和工作原理,提出了一种DDR2控制器的设计方法,详述了DDR2控制器的工作原理和功能结构,并在FPGA上验证了设计的正确性。  相似文献   
6.
根据Amdahl定律,要改进微处理器的性能,最有效的做法是改进微处理器的体系结构。本文设计的ADM8086采用自顶向下的设计方法和模块化的设计思想,通过采用扩大指令范围,缩短总线周期、减少指令周期时钟数,扩大指令预取阵列等系统结构的优化方法,设计了一款与标准8086指令集相兼容,但性能得到大幅度提升的高性能16位微处理器。  相似文献   
7.
本文采用自顶向下的Top-Down设计方法,详细描述了具有SPI协议的接口的设计与验证,包括接口的定义、模块划分、模块设计、接口验证,并给出了验证过程中收集的代码覆盖率和功能覆盖率,此款SPI接口已成功应用于导航芯片的模拟电路控制,具有实际的工程意义。  相似文献   
1
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号