排序方式: 共有72条查询结果,搜索用时 23 毫秒
1.
采用逐次逼近方式设计了一个12位的超低功耗模数转换电路。为减小整个ADC的芯片面积、功耗和误差,提高有效位数,对整个ADC的采样保持电路结构进行了精确的设计,重点考虑了其中的高精度比较器电路结构;对以上两个模块的版图设计进行了精细的布局。采用0.18μmCMOS工艺,该ADC的信噪比(SNR)为72dB,有效位数(ENOB)为11.7位,该ADC的芯片面积只有0.36mm2,典型的功耗仅为40μW,微分非线性误差DNL小到0.6LSB、积分非线性误差INL只有0.63LSB。整个ADC性能达到设计要求。 相似文献
2.
采用7级子ADC流水线结构设计了一个8位80MS/s的低功耗模数转换电路。为减小整个ADC的芯片面积和功耗,改善其谐波失真和噪声特性,重点考虑了第一级子ADC中MDAC的设计,将整个ADC的采样保持电路集成在第一级子ADC的MDAC中,并且采用逐级缩放技术设计7级子ADC的电路结构,在版图设计中考虑每一级子ADC中的电容及放大器的对称性。采用0.18μm CMOS工艺,该ADC的信噪比(SNR)为53dB,有效位数(ENOB)为7.98位,该ADC的芯片面积只有0.56mm2,典型的功耗电流仅为22mA。整个ADC性能达到设计要求。 相似文献
3.
目前在国内,0.9μm工艺应该算是比较先进的工艺,而Top-Down设计技术即用VHDL硬件描述语言对A SIC行为作描述,然后利用综合工具和我们所引进的0.9μm高速CMOS标准单元库得到门级网表,完成仿真之后作自动布局布线得到版图,目前也应该说是较高层次的设计方法.采用以上设计方法,在"908"工程所引进的一整套正向设计流程的基础上开发了用于传真机上汉字显示及控制用的三块芯片,最大的规模在220000个元件以上,在0.9μm工艺线上投片后,在性能及成品率方面都取得了很好的效果.另外还与用户合作开发了一块频率较高、规模也很大(不含存储器,随机逻辑为60000门)的数据处理芯片. 相似文献
4.
5.
6.
0.9μmASIC正向设计中的总体仿真及测试矢量产生 总被引:1,自引:1,他引:0
给出了在以VHDL为硬件描述语言的 0 9μmCMOS标准单元正向设计中 ,在存在用户定制单元及ROM宏单元情况下的总体仿真方法 ,讨论了测试矢量的产生及验证。 相似文献
7.
8.
介绍了将0.9μm设计流程中的版图数据库缩到到0.6μm的过程,然后列出了使用0.6μm单元库所应作的流程的修改,主要包括布线和最终版图处理的过程,最后简单介绍了单元性能库的提升。 相似文献
9.
为提高开关电源控制电路的抗干扰性能,提出了三种设计方法。使开关电源控制电路工作在准谐振模式,并且控制与之配套使用的开关管在谷底导通,从而降低导通电流的尖峰值;通过采用“变频”技术,将开关电源中的电压和电流各次谐波的频带进行展宽,以降低高次谐波的幅度;通过限制开关管的电流,降低电流纹波。采用0.25μm 5V/40V BCD工艺设计了开关电源控制的电路SX1608,进行流片和封装测试,并将之应用在实际的开关电源中,经测试开关电源的电流纹波较小,抗电磁干扰能力较强。 相似文献
10.
针对脉冲频率调制(PFM)开关电源(SMPS)集成电路,提出了抗电磁干扰(EMI)设计的两种方法.通过采用零电流检测电路,控制开关电源集成电路中的开关金属氧化物半导体场效应晶体管(MOSFET)在第一个谷底导通,从而降低导通电流的尖峰值.通过采用恒压和恒流设计技术,使开关电源集成电路中的电压和电流得到限制,有助于降低电流纹波.采用CSMC lμm 40 V高压工艺设计了PFM开关电源集成电路SX1618,将以上两种抗电磁干扰设计方法应用在该电路的设计中,并设计了针对性的保护结构.完成SX1618整体仿真和版图设计后进行了流片和封装,并将其应用在实际的开关电源中,经测试,开关电源的抗电磁干扰能力符合标准. 相似文献