数字通信中的码速调整技术

本文从专用数字通信网的发展问题出发,就码速调整技术作了评价。重点论述了正/零/负码速调整的技术性能、应用特点以及它与正码速调整方式的比较。     

基于连续性判别的并行帧同步系统

目前关于并行帧同步方案的研究大多是针对某种具体应用的,结论缺乏一般性.同时一些新出现的帧同步问题(如10G以太网中66B码的帧同步)具有一些新特点.本文提出了一种新的并行帧同步系统构成模式MCSCI,它采用连续性判别的方法进行同步码位搜索.当将MCSCI用于66B码帧同步时,和现有模式相比以较小的面积开销获得了最佳性能.本文在理论分析和计算机仿真的基础上,研究了一系列典型参数下新旧并行帧同步系统的性能,结果表明MCSCI具有广泛的应用前景.     

基于网络处理器的RPR综合业务接入平台的设计

弹性分组环(RPR)是一种新的城域网技术,文章提出了用网络处理器IXP1 200构建RPR综合业务接入平台的设计方案,并重点讲述了其中微引擎部分的软件设计.     

单芯片MSTP系统

迅速发展的城域网多业务传送平台(MSTP)依托于SDH技术,大量应用需要经济的解决方案.方法是采用单芯片的MSTP系统将相关通信新技术、新协议进行高度集成,开发成专用芯片.单芯片MXMSTP-8可在SDH STM-1等级上提供可扩展的MSTP解决方案,从而实现完善的管理以及电信与计算机数据的融合传输.     

业务穿越ATM-PON的延时和延时变化研究

ATM-PON是光纤接入网的重要技术。文章研究了业务穿越ATM-PON接入网的延时和延时变化性能，着重分析媒体接入控制协议对业务延时和延时变化性能的影响。研究结论对ATM-PON媒体接入控制协议的合理设计有很大的帮助。     

一种高效的硬布线控制CPU的设计方法

文章提出了一种硬布线逻辑CPU的设计流程，即以CPU设计工具软件LDF为核心的设计方法，其主要目的的提高硬布线逻辑CPU的设计效率。定义了一种用于描述硬布线控制逻辑的语言-MCDL，对总线优化问题进行了研究，并且给出了解决总线优化问题的近似算法。     

全数字化PDH复接系统的设计

为了便于ＰＤＨ复接系统的集成和设备的小型化，以及改善系统的性能，本文介绍了复接系统的几个主要部分（定时提取，码速调整，收端支路时钟恢复等）的数字化实现方法，还介绍了采用这些数字化方法的多功能复接专用集成电路－ＭＸＺＷ６８２３１。     

弹性分组环专用集成电路的可测性设计

根据弹性分组环专用集成电路的具体情况,提出了相应的可测性设计(Design for Test-ability,DFT)方案,综合运用了三种DFT技术:扫描链、边界扫描测试和存储器内建自测试。介绍了三种技术的选取理由和原理,对其具体实现过程和结果进行了详细分析。DFT电路的实现大大降低了专用集成电路的测试难度,提高了故障覆盖率。     

一种用于高速锁相环的零死区鉴频鉴相器

本文探讨鉴频鉴相器(PFD)设计中死区的产生原因和消除方法。设计了一种用于高速锁相环的零死区PFD。这种PFD采用无反馈回路结构,在保证死区为零的前提下,兼顾功耗和速度性能。尤其适用于基于锁相环的高速时钟和数据恢复电路(CDR)、高速频率合成器等对速度和抖动性能有很高要求的电路。     

复接系统定时的数字提取技术及其性能

本文介绍了复接系统中数字定时提取电路的原理和结构,分析了数字定时提取电路输出定时的抖动特性,包括抖动幅度和抖动频率。同时,本文还分析了数字定时提取在数字复接系统中的应用,以及其对复接系统性能的影响,并给出实验结果