首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   11篇
  免费   7篇
  国内免费   51篇
机械仪表   1篇
无线电   68篇
  2020年   1篇
  2016年   2篇
  2015年   3篇
  2014年   5篇
  2013年   4篇
  2012年   1篇
  2011年   2篇
  2010年   3篇
  2009年   6篇
  2008年   2篇
  2007年   4篇
  2006年   10篇
  2005年   7篇
  2004年   1篇
  2003年   4篇
  2002年   10篇
  2001年   4篇
排序方式: 共有69条查询结果,搜索用时 15 毫秒
1.
A 35-130 MHz/300-360 MHz phase-locked loop frequency synthesizer for △-∑ analog-to-digital con- verter (ADC) in 65 nm CMOS is presented. The frequency synthesizer can work in low phase-noise mode (300-360 MHz) or in low-power mode (35-130 MHz) to satisfy the ADC's requirements. To switch between these two modes, a high frequency GHz LC VCO followed by a divided-by-four frequency divider and a low frequency ring VCO followed by a divided-by-two frequency divider are integrated on-chip. The measured results show that the fre- quency synthesizer achieves a phase-noise of-132 dBc/Hz at 1 MHz offset and an integrated RMS jitter of 1.12 ps with 1.74 mW power consumption from a 1.2 V power supply in low phase-noise mode. In low-power mode, the frequency synthesizer achieves a phase-noise of-112 dBc/Hz at 1 MHz offset and an integrated RMS jitter of 7.23 ps with 0.92 mW power consumption from a 1.2 V power supply.  相似文献   
2.
A reconfigurable complex band-pass (CBP)/low-pass (LP) active-RC filter with a noise-shaping technique for wireless receivers is presented. Its bandwidth is reconfigurable among 500 kHz, 1 MHz and 4 MHz in LP mode and 1 MHz, 2 MHz and 8 MHz in CBP mode with 3 MHz center frequency. The Op-Amps used in the filter are realized in cell arrays in order to obtain scalable power consumption among the different operation modes. Furthermore, the filter can be configured into the 1st order, 2nd order or 3rd order mode, thus achieving a flexible filtering property. The noise-shaping technique is introduced to suppress the flicker noise contribution. The filter has been implemented in 180 nm CMOS and consumes less than 3 mA in the 3rd 8 MHz-bandwidth CBP mode. The spot noise at 100 Hz can be reduced by 14.4 dB at most with the introduced noise-shaping technique.  相似文献   
3.
实现了一个基于注入锁定技术的射频低功耗正交本振信号产生电路.该电路由工作于两倍频频段的压控振荡器和两个注入锁定二分频器及缓冲器构成,可以为无线收发机提供正交本振信号.通过采用数字调谐技术,压控振荡器达到了很宽的调谐范围,而通过在注入锁定二分频器中加入与压控振荡器相同的变容管和电容阵列,保证了注入锁定二分频器在整个频带范围内都能保持锁定.该正交本振产生电路采用UMC 0.18 μm CMOS工艺实现.测试结果表明,在1.9~2.3 GHz频率范围内,该电路能够提供正交本振信号.该电路采用1.8 V电源供电,消耗的电流为2.2 mA(不包含缓冲器的电流),占用芯片面积为1.56 mm2.  相似文献   
4.
随着社会的发展和科学技术的不断进步,人们对医疗健康、生活质量、疾病护理等方面提出了越来越高的要求。同时,依托于高新领域电子技术的各种治疗和监护手段越来越先进,也使得医疗产品突破了以往观念的约束和限制,在信息化、微型化、实用化等方面得到了长足发展。本文从医疗健康领域的需求分析人手,从集成电路技术的角度对医疗健康领域的应用的关键技术(现状和前景)做了大致的分析探讨。  相似文献   
5.
A low cost integrated transceiver for mobile UHF passive RFID reader applications is implemented in a 0.18μm CMOS process. The transceiver contains an OOK modulator and a power amplifier in the transmitter chain, an IQ direct-down converter, variable-gain amplifiers, channel-select filters and a 10-bit ADC in the receiver chain. The measured output PldB power of the transmitter is 17.6 dBm and the measured receiver sensitivity is -70 dBm. The on-chip integer N synthesizer achieves a frequency resolution of 200 kHz with a phase noise of -104 dBc/Hz at 100 kHz frequency offset and -120.83 dBc/Hz at 1 MHz frequency offset. The transmitter, the receiver and the frequency synthesizer consume 201.34, 25.3 and 54 mW, respectively. The chip has a die area of 4 × 2.5 mm^2 including pads.  相似文献   
6.
提出了一种改进的高精度电流型排序电路.它的结构复杂性仅为O(N),便于扩展;动态范围大;它是自适应的,工作点由输入电流确定,故不需要偏置信号,这对作为通用器件使用的排序电路来说是很重要的.通过利用平均值电路、减法电路、WTA电路和控制电路,可以使该电路在大输入电流下依然保持高性能.HSPICE模拟表明该电路具有高准确性、高精度、低功耗的特点.它能用标准数字CMOS工艺来实现,可以被应用于很多领域,具有很高的应用价值.  相似文献   
7.
提出了一种改进的高分辨精度的CMOS电流型排序电路.该电路不需要偏置信号,简化了系统设计.其电路结构简单,便于扩展.利用平均值电路、减法电路、WTA电路和控制电路,可以使该排序电路在大输入电流下依然保持高性能.它已经采用0.8μm标准CMOS工艺成功制作.芯片面积为2.38mm×2.00mm(核心电路面积仅为1.12mm×0.52mm).测试结果表明该排序电路动态范围大、分辨精度高、准确度好、功耗低,可以广泛地应用于中值滤波、模式识别、神经网络、模糊逻辑等信号处理领域,具有很高的应用价值.  相似文献   
8.
提出了一种产生2.4GHz正交本地振荡信号的方法.它将LC-VCO和两级环路振荡器两种结构组合起来以实现正交输出的低相位噪声压控振荡器.LC网络是由在片对称螺旋型电感和差分二极管组成的.详细论述了VCO原理及其噪声性能.该电路已经用0.25μm单层多晶、五层金属N阱CMOS数字工艺制作.测量结果表明:它可以提供正交的本地振荡信号,其振荡频率可以在300MHz的范围内调节,当仅对差分输出振荡信号的一端进行测试时,振荡频率为2.41GHz时,去偏移中心为600kHz时的相位噪声为-104.33dBc/Hz.而且,它能在很低的电源电压下工作,功耗也很低,所以,它在集成收发机中将得到广泛的应用.  相似文献   
9.
本文设计了使用CMOS工艺,单片集成的L波段数字声广播(DAB)接收机模拟前端.接收机前端应用了三种方法来提高镜像抑制度:低中频双正交weaver结构比一般的同相/正交(I/Q)两路下变频结构具有更高的镜像抑制能力;镜像抑制低噪声放大器(LNA)提供了额外的镜像信号抑制;具有相位和幅度校正功能的本振驱动器提供了更精确的正交本振信号.仿真显示接收机前端对镜像信号的抑制超过65dB,其级联噪声指数为4dB,输出三阶交调指数为22dBm.接收机前端使用TSMC 0.25μm CMOS工艺制作,版图核心面积为9mm2,目前正在测试中.  相似文献   
10.
一种应用于低压CMOS差分放大器的失调取消技术   总被引:1,自引:0,他引:1  
基于对CMOS差分放大器的非线性和元件失配理解的基础上,提出了一种应用于低电压CMOS差分放大器的失调取消技术.这种技术在不需要增加功耗的基础上,通过把输出端的失调电压转移到差分放大器的其他节点,从而达到减小输入参考的失调电压的目的.为了验证这种技术,设计了一个工作电压为1.8V的低失调的CMOS差分放大器.仿真结果表明,在负载晶体管的失配为20%,输入放大管的失配为10%时,利用这种失调转移技术,输入参考的失调可以减少40%.同已发表的失调取消技术相比,利用这种技术可以达到更低的功耗和更高的集成度.  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号