一种双采样保持器6位20 MSPS A/D转换器

提出了一种双采样保持器的6 位20 MSPS A/D转换器.电路采用两个彼此串联的采样保持器和一个3 位并行式A/D转换器.伴随着20 MHz双相差分时钟,3位并行式A/D转换器在时钟前半周期转换出高3位数字,并产生3阶模拟余量;在时钟后半周期,再利用该余量转换出低3位数字.既充分利用时钟时间,又充分提高了器件的利用率,大大降低了器件成本.通过实验仿真,进行了相关测试分析,给出了动态测试结果.     

9位50 MSPS流水线结构A／D转换器研究

提出了一个采用三级流水线技术的9位50 MSPS A/D转换器,具体分析了其内部结构,给出了在OrCAD/PSpice 10.5下的仿真结果和动态测试结果;对设计流水线A/D转换器的关键问题进行了讨论,分析了引入流水线技术的优点和缺点.     

基于模拟余差的7位200MS/s分级折叠式A/D转换器

提出一种基于模拟余差的分级折叠式A/D转换器,对其原理和电路结构进行了分析,阐述了提高A/D转换器性能的关键问题.测试结果表明,设计的A/D转换器转换速率为200 MS/s;在输入信号为6.0 MHz时,信噪谐波比(SINAD)为45.1 dB,有效位数(ENOB)为7.2位.给出了A/D转换器电路的具体结构,以及测试波形和动态性能参数测试结果.     

一种12位双斜积分式A／D转换器

研究了一种高分辨率双斜积分式A/D转换器.通过理论分析和实验仿真,构造了一个采样速率为120 SPS、分辨率达12位的A/D转换器电路;给出了0.2%精度下采样值模数转换的仿真结果,并进行了分析,以验证这种电路结构的可行性及优势.     

电流模式算法型A/D转换器的电路结构研究

提出了一种基于电流模式的算法型A/D转换器电路结构,分析说明了其基本原理和具体实现方法;构造了一个6位50 MSPS算法型A/D转换器,给出了在OrCAD/PSpice 10.5下的仿真结果,得出用电流模式电路设计高速A/D转换器有优势的结论.     

8位10 MSPS流水折叠式ADC的性能测试和分析

利用信号完整性分析方法,研究探讨了高速ADC的性能指标测试问题.通过实验仿真,对一个自主设计的分辨率为8 位、采样速率最高达10 MSPS的高速流水折叠式ADC进行了相关测试分析;分别给出了静态和动态测试结果.结果表明,信号完整性分析方法可以有效地用于高速中分辨率ADC的动态和静态测试.     

一种易于移植和使用的文件系统FatFs Module

介绍一种适用于单片机的嵌入式开源文件系统FatFs Module。相对于其他的开源FAT文件系统，它小巧、读／写速度快、功能强大、易于移植和使用，更适用于资源相对紧张的单片机。本文以AVR系列AT—mega128单片机为例，用FatFs Module的简化版Tiny—FatFs在SD卡上实现FAT文件系统，并给出必要的代码移植说明及其功能测试。     

7位80MS/s电流模式折叠分级式模数转换器

提出了一种基于电流模式的折叠分级式A/D转换器(ADC),分析了电路原理和结构,阐述了如何提高ADC的性能。测试表明,电路已达到相关性能指标。转换速率为80MS/s,在3.0MHz输入信号下的信噪失真比(SINAD)为44.4dB,有效位数(ENOB)为7.1位。给出了已实现ADC电路的结构、测试波形和动态性能测试结果。