一种16位高速数模转换器(DAC)的设计与实现

基于Mixed-Signal CMOS工艺,设计了一种采用分段式电流舵结构的高速高精度DAC.电路设计中同时在该DAC的内部电路中采用了一种新的电流校准技术,既保证了DAC电路的高精度,又减小了梯度误差的影响.电路流片后的实际测试结果表明,该16位DAC在400MSPS转换速率下仍具有良好的性能.     

一种新型的抽取滤波器设计

文章基于面积和功耗方面考虑提出了一种低功耗多相变级数非递归梳状滤波器结构,这种滤波器适合高阶过采样sigmadeltaA/D转换器。抽取滤波器采用Top-down方法设计,用0.6-μmCMOS标准单元实现,相比同样速度下的标准的非递归结构抽取滤波器节省了约1/3面积和功耗。     

一种用于16位流水线ADC的多比特子DAC电容失配校准方法

多比特子DAC的电容失配误差在流水线AIX:输出中引入非线性误差,不仅严重降低AEK、转换精腰.而且通常的校准技术无法对非线性误差进行校准.针对这种情况,本文提出了一种用于16位流水线ADC的多比特子DAC电容失配校准方法.该设计误差提取方案在流片后测试得到电容失配误差.进而计算不同输入情况下电容失配导致的MDAC输出误差,根据后级的误差补偿电路将误差转换为卡乏准码并存储在芯片中,对电容失配导致的流水级输出误差进行校准.仿真结果表明.卡《准后信噪失真比SINAD为93.34 dB.无杂散动态范围SFDR为117.86 dB,有效精度EN()B从12.63 bit提高到15.26 bit.     

16位流水线ADC系统级建模及仿真

基于MATLAB/Simulink的平台,设计并实现了16bit 100M流水线模数转换器(ADC)系统仿真的理想模型.在充分掌握流水线ADC整体结构基础上,对其基本模块进行建模,充分考虑并加入电路的非理想特性和噪声,使整个系统模型接近实际电路.在输入信号为40MH2,采样时钟频率为100MHz时,分别对理想模型和加入非理想因素后的模型进行仿真比较,得到各项性能指标.对实际电路的设计具有一定的借鉴作用.     

基于VLSI的高速LVDS接口设计

LVDS接口电路是高速数据转换芯片重要模块之一,通常采用的LVDS接口电路设计方法存在着设计成果不能重复利用的弊端.而且日前已经提出的接口电路结构也不方便电路的可重配置.为了更好地在不同系统中重复利用已经设计好的单元,提出一种通用的且大部分参数可调节的LVDS接口电路.接收电路和驱动电路的设计和仿真都是基于TSMC的0.25μmCOMS工艺库,且能封装成模拟IP模块以便于在各种大型电路系统(如:DAC、ADC)的设计过程的直接调用.仿真结果表明该电路能够工作在500MHz时钟频率下而且满足IEEE 1596.3接口标准.     

应用于高速信号传输系统的多路选择器

提出了一种能够传输高速信号的多路选择器,并为其设计了一种低失真、宽带模拟开关.所提出开关的栅源过驱动电压由nMOS和pMOS的开启电压之和决定,并能够确保输入变化时,开关的栅源电压与阈值电压之差(VGST)保持恒定,从而基本消除了体效应的影响.采用TSMC 0.18μm CMOS工艺,HSPICE仿真结果表明,输入信号在0.3～1.7V之间变化时,开关的VGST基本保持恒定,其-3dB带宽大于10GHz,当输入频率为1GHz时,其无杂散动态范围为67.11dB;开关的开启时间为2.98ns,关断时间为1.35ns,确保了多路选择器的break-before-make特性.该结构可应用于高速信号传输系统中.     

基于ZigBee无线技术的新型客运索道广播系统设计

针对现有的客运索道广播系统,提出了一种基于ZigBee无线技术的新型客运索道广播系统.介绍了整个系统的功能、各部分设计以及该系统具有的特点.     

高精度∑-△ DAC中插值滤波器的研究与设计

基于系统研究插值滤波器理论,选用了两级半带滤波器实现4×插值和级联32×采样保持电路,设计了一种适用于高精度音频过采样∑-△DAC的128×数字内插滤波器.使用多相分解原理在系统级优化电路结构,并运用CSD编码,使得滤波器中的乘法运算仅需要移位实现,进一步节省了硬件面积.结果表明,在系数截短至16位字长以后,总的通带波纹不超过0.008dB,镜像频带衰减大于66dB.     

基于Simulink的∑△调制器的非理想性建模

基于Simulink的系统级模型有助于分析开关电容ΣΔ调制器的各种非理想特性,包括时钟抖动、MOS开关噪声、运算放大器的输入参考噪声、有限直流增益、压摆率和比较器的迟滞性等。为建立各非理想特性与调制器性能之间的关系,对一个非理想特性的5阶单比特ΣΔ调制器进行系统仿真,定量得出各非理想特性对调制器性能的影响。该非理想性系统模型有助于在系统级有效制定出各子模块的性能参数。     

一种16位高速数模转换器(DAC)的设计与实现

基于Mixed-Signal CMOS工艺,本文设计了一种采用分段式电流舵结构的高速高精度DAC。同时在该DAC的内部电路中采用了一种新的电流校准技术,既保证了DAC电路的高精度,又减小了梯度误差的影响。电路流片后的实际测试结果表明,该16位DAC在400MSPS转换速率下仍具有良好的性能。