排序方式: 共有42条查询结果,搜索用时 0 毫秒
1.
VSIA(Virtual Socket Interface Alliance)成立于1996年9月.是最早出现的国际性IP标准组织.成员包括系统设计公司、半导体供应商、EDA公司、IP提供商等。其目的是为系统芯片工业建立统一的技术规范和标准,这些规范和标准可以作到使不同来源的IP进行集成并相匹配。2004年以前VSIA是以工作组的形式开展工作,陆续成立了模拟/混合信号、功能验证、依靠硬件的软件、实现/验证、IP保护、与制造相关的测试、片上总线、系统级设计、虚拟组件质量、基于平台的设计和虚拟组件转让,等共11个开发工作组, 相似文献
2.
集成电路是信息产业的基础,21世纪信息产业的飞速发展,使集成电路呈现出快速发展的态势,而以软硬件协同设计、IP核复用和超深亚微米为技术支撑的SoC已成为当今超大规模集成电路的发展方向,是集成电路的主流技术。SoC设计面临诸多挑战,其中IP核的复用最为关键。 相似文献
3.
4.
为了克服集成电路在辐射环境下所受的影响,在SMIC0.18μm工艺下,设计一款应用于LEON3处理器核中的加固的32X32位三端口寄存器堆.存储单元内部采用改进的双向互锁存储单元(DICE)N,外围组合电路采用C-element结构.电路模拟结果表明,室温条件下,工作电压为1.8V,寄存器堆工作在200MHz时,能够实现两读一写的功能,并能同时消除单粒子翻转(SEu)和单粒子瞬态(sET)效应.与汉明码加固方式相比,该方法具有较高的抗辐射能力和较快的速度. 相似文献
5.
针对航天应用的处理器敏感性评估需求,采用仿真命令技术开发了一种基于VHDL的故障注入工具.以LEON3处理器为目标模型进行了故障注入实验,得到了流水线寄存器的敏感性,并对敏感性较高的寄存器加固之后再次进行可靠性评估,从而验证了该故障注入工具的有效性.本故障注入工具适用于基于VHDL的RTL级处理器的软错误敏感性分析. 相似文献
6.
采用JTAG结构实现SoC芯片的片上仿真器及接口 总被引:2,自引:1,他引:2
片上仿真(OnChipEmulation)是系统级芯片(System-on-a-Chip,SoC)进行调试与诊断的新型方法。文章讨论了一种采用JTAG结构实现SoC芯片片上仿真器的方法。此方法已应用于以CCORE为核心的SoC设计平台上。 相似文献
7.
针对确定内建自测试向量发生器设计中常存在着对冗余向量依赖,导致测试应用时间增长,并产生额外的测试功耗等问题,提出一种新的低功耗确定测试向量发生器的综合算法.该向量发生器采用非一致细胞自动机的结构实现,利用基于模拟退火的动态邻域扩展算法寻找优化的细胞自动机的拓扑连接关系.对标准组合电路仿真实验的结果表明,所综合出的向量发生器可有效地产生给定的低功耗确定向量集,并且不影响原有的故障覆盖率和测试时间. 相似文献
8.
9.
10.
用VHDL-AMS进行概念设计 总被引:4,自引:3,他引:1
VHDL-AMS是VHDL向模拟和混合信号领域的诉展,VHLD-AMS为设计者提供了在概念级处理复杂系统的能力,随着VHDL-AMS的标准化,将诞生处理复杂的模拟和混合信号模型的有效的模拟器,文中介绍了VHLD-AMS模拟扩展的主要内容,展示了一个混合模式模拟环境,并给出了模拟解算器的构成,讨论了连续和离散模拟的同步问题;用4个例子说明VHDL-AMS在概念设计中的应用。 相似文献