基于虚拟化架构的USB访问控制研究

虚拟化架构下的多个虚拟机共享同一个硬件平台,这会给USB外部设备的使用带来安全隐患。当虚拟机用户将USB存储设备连接到平台时,设备可能被没有使用权限的虚拟机访问,造成设备中重要隐私数据失泄密。本文基于虚拟化架构平台提出了一种USB设备安全访问机制,通过身份认证技术,阻止非授权虚拟机使用USB设备,保证USB设备中数据的机密性。     

高校家庭经济困难学生新资助政策在我校学生资助工作中的体现

高校家庭经济困难学生新资助政策的出台是促进教育公平的一件大事,在介绍新资助政策体系主要内容的基础上,指出了新资助政策体系在执行过程中出现的一些问题,最后提出了我校新的工作思路。     

FPGA高级语言设计开发环境构建

针对传统FPGA芯片开发流程对开发人员要求高,开发难度大、周期长的难题,基于FPGA芯片高级综合工具CatapultcSynthesis以及配套的设计验证工具,构建了新的FPGA高级语言设计开发环境,支持将C语言算法快速高效地实现到FPGA芯片上。实验表明．该开发环境能有效降低设计人员的开发难度,缩短工程研发周期。     

计算机网络安全威胁分析及防护体系架构研究

通过分析计算机网络面临的主要威胁,指出了网络防护的重要性。在此基础上重点提出一种以信息安全保密策略为核心,综合采用网络加密技术和可信计算技术为枝术支撑的、动态的、多方位的计算机网络安全防护体系架构。     

集成电路可测试性前端设计环境构建

针对高复杂度芯片的生产制造缺陷难以进行充分测试的难题,文中将Mentor公司的4款可测性设计软件集成到芯片前端设计开发流程中,构建相应的设计开发环境。基于此开发环境设计AES算法硬件单元的过程表明,可测试性设计工具能相互配合,很好地支持复杂电路,辅助设计人员正确生成存储器内建自测试电路、边界扫描电路、内部扫描链等多种测试电路,提高了电路的可测试性。     

一种基于块匹配算法的SAD运算加速器

基于块匹配算法的运动估计是图像和视频应用中的关键技术。SAD运算是运动估计中最主要的运算形式,具有极高的计算复杂度和传输带宽需求。本文提出了一种可配置的SAD运算加速器结构,采用一个16×1规模的PE阵列和一个加法树结构加速SAD运算的执行。本文将PE阵列和加法树结构的流水线进行细致划分,有效提高了工作频率。加速器采用DMA事件机制,大部分的数据传输可以与SAD计算并行进行,减少了数据传输延迟引起的性能下降。实验结果显示,搜索16×16大小的搜索窗口,本文结构只需要4102个周期。基于SMIC0.13μm的CMOS标准单元工艺对本文结构进行综合,最高工作频率可达到750MHz,面积约为16.8k门和3.5KB的片上存储器。     

高职院校安全文化建设

高职院校要积极推进安全文化建设,确立“以人为本”的安全价值观念。这是大力发展高职教育的需要,也是建设和谐社会的需要。根据安全文化的三个组成部分,对安全文化的建设进行了探讨,以期确保学校的安全稳定,提高学生的安全素质。     

片上网络延时差异对存储系统公平性的影响及对策

研究了在基于片上网络(Network on Chip,NoC)结构的单芯片多处理器(Chip Multiple Processors,CMPs)中,访存请求的NoC延时差异对存储系统的公平性带来的影响.针对该问题进行了理论分析、抽象,并构建试验模型,从网络规模、报文比例等4个方面对造成访存请求的NoC延时差异的原因进行...     

一种用于并行H.264编码器的语法元素级分组并行算术编码器体系结构的评估

 设计了一种语法元素指令流驱动的全流水CABAC(Context-based Adaptive Binary Arithmetic Coding)熵编码VLSI结构,并对提出的语法元素级分组并行算术编码器的体系结构进行了设计和开销评估.该并行方法可以与现有符号级并行算法正交,可同时使用,适合大规模片上并行视频编码器;相比标准CABAC,增加约55%的晶体管即可实现2倍以上的符号处理加速比和>1Gbin/s的吞吐率.     

GISEES:面向嵌入式系统的扩展指令集自动产生方法

 面向应用的指令集处理器通过增加扩展指令可有效提升处理器的性能,满足上市时间要求.然而为嵌入式系统定制扩展指令需解决以下3个问题:设计空间随应用复杂度的增加指数增加,有限的片上资源限制了扩展指令的数量和复杂度,现有指令集扩展算法复杂度高难以在嵌入式系统上运行.本文提出了一种快速的指令集扩展方法GISEES.该方法以应用的典型操作为中心产生扩展指令以裁剪了设计空间,并采用基于最大公共等价子串的资源共享策略减少资源开销和插入的多路选择器的数量.实验结果表明,该方法具有线性复杂度,可产生效率更高的扩展指令,更适合为嵌入式系统定制高效的扩展指令.