排序方式: 共有24条查询结果,搜索用时 15 毫秒
1.
2.
介绍了一种基于TCP/IP协议的可支持数千条连接的网络处理器,主要对TCP协议处理模块的多连接管理和切换做了重点的阐述.TCP协议是面向连接的协议,以往多连接的实现是将每一个连接作为操作系统的一个进程,由操作系统的进程管理程序统一进行调度.当需要将多连接用硬件来实现时,连接的切换就需要仿照操作系统的进程调度机制来进行.提出的多连接管理和切换的机制已经用Verilog HDL描述,并在Xilinx的Vertex4开发版上得到验证,结果证明此多连接管理和切换机制可以很好地支持数千条连接的同时运行,并在新型网络处理器中得到应用. 相似文献
3.
对一种基于改进最小和算法的LDPC解码器做了优化,分析了由于量化引起的误差在解码过程中的变化过程,给出了优化后解码器的一种硬件结构。并在一个码长为504,码率为1/2的低密度奇偶校验码上,对优化前、后两种结构进行了分析和仿真,证明新结构与旧结构相比,在相同误比特率下所需信噪比节省约0.05dB,相同信噪比下成功解码所需平均迭代次数减少约3% 相似文献
4.
从大规模试验网络需要的布网技术角度,对几种MIMO的原理以及应用场景进行描述,对波束赋形的天线模式、物理层过程、波束赋形在TD-LTE基站系统中的实现和原理以及几种Beam forming算法的特点和应用场景进行了介绍与分析. 相似文献
5.
6.
随着LDPC码的广泛应用,尤其是在电池供电设备上的应用,解码器设计者面临的一个重大挑战就是如何减少其使用的存储器大小和存储器块数.行消息传递算法和基于置信传播的归一化算法的提出使得设计存储器的优化的解码器更为容易.对于一个普通的规则LDPC码来说,则存在一种性能良好且节省存储器的串行解码器结构,一个针对David MacKay的4000×8000规则LDPC码的解码器设计就是一个很好的例子. 相似文献
7.
一种高速实时定点FFT处理器的设计 总被引:21,自引:0,他引:21
本文讨论了采用FPGA和ASIC硬件实现高速实时FFT处理器的设计方案,作者在这种高速FFT设计时选择的特点基于Radix4DIT算法、采用乒乓RAM的设计思路以及级与级间采用流水结构,另外由于FFT基4运算的复杂性,所以在设计基4运算单元、数据通道中串并转换、运算数据的立齐、颠倒位序、双地址发生等方面也有一些特点。整体上考虑是;尽可能地能够进行高速的FFT运算,本文针对1024点、16bits位长、定点数、复数点进行运算;考虑到芯片外围接口的问题,希望外围能够尽量方便用户使用,所以在外围数据、状态和控制线上比较精简,从而把复杂的控制部分转移到芯片内部实现。 相似文献
8.
9.
10.