全文获取类型
收费全文 | 220篇 |
免费 | 31篇 |
国内免费 | 10篇 |
专业分类
电工技术 | 8篇 |
综合类 | 32篇 |
机械仪表 | 4篇 |
武器工业 | 31篇 |
无线电 | 98篇 |
一般工业技术 | 7篇 |
冶金工业 | 1篇 |
自动化技术 | 80篇 |
出版年
2018年 | 2篇 |
2016年 | 1篇 |
2014年 | 3篇 |
2013年 | 2篇 |
2012年 | 9篇 |
2011年 | 17篇 |
2010年 | 17篇 |
2009年 | 22篇 |
2008年 | 32篇 |
2007年 | 25篇 |
2006年 | 41篇 |
2005年 | 26篇 |
2004年 | 15篇 |
2003年 | 10篇 |
2002年 | 14篇 |
2001年 | 5篇 |
2000年 | 2篇 |
1999年 | 5篇 |
1998年 | 3篇 |
1996年 | 2篇 |
1994年 | 1篇 |
1992年 | 2篇 |
1991年 | 1篇 |
1988年 | 1篇 |
1986年 | 2篇 |
1984年 | 1篇 |
排序方式: 共有261条查询结果,搜索用时 15 毫秒
1.
卫星通讯服务的快速增长催生了对于“动中通”设备旺盛的需求.由于具有低剖面、加工方便、功能实现多样等特点, 折叠式反射阵列具有应用于“动中通”系统的巨大潜力.针对这一应用需求, 提出了一种具有大角度扫描能力的折叠式反射阵列设计方案, 基于多层印刷电路板(Printed Circuit Board, PCB)技术,设计了一种工作在C波段可用于折叠式反射阵列具有60°扫描能力的微带缝隙单元, 利用该单元设计了0°、45°和60°波束指向的固定波束折叠式反射阵列.此外, 使用阵列馈源替代传统喇叭馈源, 完成了馈源与主反射面的一体化设计, 实现了折叠式反射阵列天线结构的平面化.固定波束折叠式反射阵列的仿真和实测结果表明在4.85~5.15 GHz的频率范围内, 阵列具有60°波束扫描的能力. 相似文献
2.
3.
提出了在微波暗室内基于平面波谱展开理论重构目标散射二维图像的方法,探讨了该方法的成像原理,建立成像算法流程,最后通过了计算机数值仿真实验验证,仿真结果表明了方法的正确性和有效性. 相似文献
4.
介绍一种具有全向性的印刷单极子天线。该天线由简单的平面单极子和共面波导(CPW)组成。通过改变共面波导的特性阻抗,可以使共面波导成为第二个独立辐射设备从而使得该单频结构天线产生双频性能。仿真及其实验结果表明,该结构可以获得很大自由度的双频性能(包括WLAN等)。还可以将两个频段融合实现宽带性能,并获得大于66%的相对带宽(VSWR〈2)。 相似文献
5.
针对准静态瑞利衰落信道,提出了一种适合整个信噪比区间的线性分散码设计准则。在功率受限MIMO系统中,当任何两个码字之间的码字差矩阵满秩并且具有相同的奇异值时可以获得最优的PEP。在高信噪比下,秩准则和行列式准则是该准则的一个特例。 相似文献
6.
微粒群(PSO)算法具有概念简单、容易实现及收敛速度快等优点,离散二进制PSO是PSO在二进制空间的扩展。将离散二进制PSO算法与FDTD法相结合来优化设计宽频带微带天线,以矩形微带贴片天线为例,仿真结果显示,在将PSO算法中的微粒维数分别设置为20维和64维的情形下,通过对天线贴片形状的优化,天线的-10dB带宽由原来的4.4%左右拓宽至大约13.8%和14.5%,优化成效显著。 相似文献
7.
现存的MIMO-UWB(multi-input multi-output ultra wideband)信道模型不能准确地评价UWB通信系统的性能。文章采用平行波近似理论,在单输入单输出UWB双向信道模型的基础上,结合实际信道测量提出了一种新的有效的MIMO-UWB信道模型并把它应用到STBC-UWB(space time blockcoding ultra wideband)单载波频域均衡系统中。仿真结果表明,该信道模型可以很好地逼近室内测量信道,比子信道相互独立的信道模型能更好地评价系统的误码率性能。 相似文献
8.
9.
由于各向异性介质电磁参数为张量形式,使得各向异性介质涂覆导体目标的电磁散射建模和精确计算相当复杂和困难.引入高阶张量阻抗边界条件,可以大大简化建模过程,提高计算效率.论文针对各向异性介质涂覆曲面导体目标,采用基于平面近似的高阶张量阻抗边界条件,将一维二阶张量阻抗边界条件应用于柱面涂覆目标,二维二阶张量阻抗边界条件应用于三维曲面涂覆目标上,建立二者的高阶张量阻抗边界条件解.设计算例仿真,并与精确解/矩量法解比较.通过仿真,研究了各向异性介质涂覆目标电尺寸、涂覆厚度以及目标形状对高阶张量阻抗边界条件解的精度的影响. 相似文献
10.
提出一种用于H.264/AVC环路去块效应滤波器设计的VLSI实现结构.通过采用流水数据通路设计提高了去块效应滤波处理的速度.重新组织了滤波顺序以适应流水处理的需要.通过合理设计缓冲机制,在增加少量片内RAM的情况下,提高了外部存储器的吞吐效率和系统的处理性能.试验结果表明,相对已有的实现结构,提出的结构以较少的资源消耗实现了200 MHz的处理速度,可满足4路分辨率为1 280×720的实时视频处理. 相似文献